发新帖我要提问
返回列表
打印
[Quartus]

Verilog的for循环的相关问题

[复制链接]
2333|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
平漂流|  楼主 | 2018-8-22 13:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, FOR循环, Input, 电路, npu
在书上看到，“for循环更多的表示为根据循环次数来复制一个电路”。那么我现在有一个问题，for循环的次数是一个input型的参数(位宽已知,具体是多少是由输入决定的)。这样可以被综合吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xyl8779544| | 2018-8-23 11:06 | 只看该作者
可以，但要小心产生锁存器

使用特权

评论回复 赏
板凳
平漂流|  楼主 | 2018-8-23 14:20 | 只看该作者
xyl8779544 发表于 2018-8-23 11:06
可以，但要小心产生锁存器

今天直接写模块代码，仿真的时候，发现for循环的次数必须为固定值。否则会出错。然后我就按照已知位宽的最大值来设置循环次数。

使用特权

评论回复 赏
地板
蒋哈哈| | 2018-11-24 18:50 | 只看该作者
听说这个比较占用资源

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

平漂流

53

主题

222

帖子

8

粉丝