关于Verlog TASK的问题

发表于 2011-8-11 10:57

弱弱地问一下：在verilog里面，在编写task时，可以使用非阻塞赋值么？
听说task很难综合那用ISE能综合出来么？

发表于 2011-8-11 12:12

没试过,有空试试看

发表于 2011-8-11 13:38

奶奶的发现 fork.....join也不能综合
这么多东西不给综合还让不让人活

发表于 2011-8-11 16:37

:L

LZ找本教科书看看verilog的可综合设计吧;P

jakfens · 发表于 2011-8-12 08:47

LZ 可能写的不规范.我VHDL比较熟..Verilog才初学水平

不过,在ISE中有language template, 里面定义了所有相关的模板,LZ应该去看一下,按照规范写,应该就能综合了.

而且你可以把你综合报错的代码部分,或者报错信息贴上来,我们才可以讨论

发表于 2011-8-12 08:52

好的 5# SuperX-man

发表于 2011-8-12 08:52

哈哈是啊刚毕业的新手 4# lelee007