发新帖我要提问
返回列表
打印
[matlab]

DSP48E把一些寄存器吸收到内部对timing的影响?

[复制链接]
2079|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-8-12 12:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Timing, 寄存器, DSP, AC, mac
本帖最后由 AutoESL 于 2011-9-30 15:33 编辑

比如   d = a*b+c；
ISE综合的时候会形成一个MAC，而且我还看到如下的报告：
The following registers are also absorbed by the MAC: 。。。。。。

大概就是如果a，b是寄存器的话，有可能吸收到DSP48E这个硬核里面去，这样占用的FF就会少很多，可以减少很多面积。

那这种优化会对timing（可以达到的最高频率）产生好的影响呢？还是差的影响？

个人感觉应该是负面影响，不能既减少了面积，性能也提高了，好处都占了吧。
，

使用特权

评论回复 赏

相关下载

相关帖子
沙发
dan_xb| | 2011-8-12 12:44 | 只看该作者
是好的影响，DSP核里面的走线是硬连线，走线更短，频率更高
为什么不可以都占啊

使用特权

评论回复 赏
板凳
AutoESL|  楼主 | 2011-8-12 13:04 | 只看该作者
可是对外面的影响就是不好的了？
我是这样想的：假设有个a_pre到a的路径，如果a在外面，这样a的位置就很灵活，a_pre -> a ->DSP这条路径就容易满足时序。
一旦a跑到DSP里面去了，由于DSP位置是固定的，那就相当于成了a_pre->DSP这个路径了，这样路径就长了呀。。。。不是吗，假如a_pre也是DSP的输出，这样它的位置也是固定的。。。。

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2011-8-12 15:42 | 只看该作者
:L如果那样的化，你可以取消啊。
吸收进去肯定是好的。

使用特权

评论回复 赏
5楼
AutoESL|  楼主 | 2011-8-12 16:07 | 只看该作者
如果取消？用keep？

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2011-8-12 16:13 | 只看该作者
嗯，我觉得可以。没试过

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝