在vhdl中，请高手指点下inout端口的使用方法

只看该作者 · 2011-8-12 13:22

在vhdl中，请高手指点下inout端口的使用方法，因为要用到inout做双向数据口。

只看该作者 · 2011-8-12 13:51

http://apps.hi.baidu.com/share/detail/34847641
看看这个吧，希望对你有所帮助

只看该作者 · 2011-8-12 13:52

注意一个问题，没有任何触发信号的时候，inout线必须是"z"也就是高阻态。

1万 · 2011-8-12 15:40

应该尽量规避双端口。

只看该作者 · 2011-8-15 09:01

有时候是无法避免的,只能勇于面对现实

只看该作者 · 2011-8-15 09:31

注意inout端口是要分配到管脚上的。现在的片子都不支持内部三态了

只看该作者 · 2011-8-15 09:41

wire q=en?d:1'bz verilog一般这样用的

只看该作者 · 2011-8-16 11:17

6楼、7楼正解

只看该作者 · 2011-8-16 14:38

七楼的可以用vhdl写个示范吗？

只看该作者 · 2011-8-16 15:38

参考下结构

entity top is
Port ( a          : inout std_logic; -- 100MHz system clock
b       : out std_logic;
en       : in std_logic;
c       : in std_logic
      );
end top;
architecture abc of top is

begin
a <= c when (en = '1');
b <= a when (en = '0');
end abc;

1万 · 2011-8-16 17:32

6# atua 这个，我还没听说过。
现在不支持，分配到管脚的时候是如此保证三态，有例子么？？
给兄弟看一眼。

1万 · 2011-8-16 17:33

8# 钻研的鱼 鱼，我觉得7楼和10楼不是一回事啊

1万 · 2011-8-16 17:33

10# SuperX-man Xman, 我觉得你写的和7楼不是一回事啊

只看该作者 · 2011-8-16 20:09

要么就加个IOBUF吧.以下是模板

Library UNISIM;
use UNISIM.vcomponents.all;
-- IOBUF: Single-ended Bi-directional Buffer
-- All devices
-- Xilinx HDL Libraries Guide, version 11.2
IOBUF_inst : IOBUF
generic map (
DRIVE => 12,
IBUF_DELAY_VALUE => "0", -- Specify the amount of added input delay for buffer,
-- "0"-"12" (Spartan-3E)
-- "0"-"16" (Spartan-3A)
IFD_DELAY_VALUE => "AUTO", -- Specify the amount of added delay for input register,
-- "AUTO", "0"-"6" (Spartan-3E)
-- "AUTO", "0"-"8" (Spartan-3A)
IOSTANDARD => "DEFAULT",
SLEW => "SLOW")
port map (
O => O, -- Buffer output
IO => IO, -- Buffer inout port (connect directly to top-level port)
I => I, -- Buffer input
T => T -- 3-state enable input, high=input, low=output
);
-- End of IOBUF_inst instantiation

只看该作者 · 2011-8-18 09:41

回去好好研究下

只看该作者 · 2011-8-18 10:49

是不是只要在inout端口输出数据后然后给他输出高阻，然后就可以再从inout端口读入数据了？

只看该作者 · 2011-8-18 11:13

我觉得这个并不复杂。
inout [7:0] data;
assign data = (rd)?data_out:8'bz;
data_out就是内部一普通的寄存器
其他模块用到data的地方，都是输入口

只看该作者 · 2011-8-19 23:26

过来看看那

只看该作者 · 2011-8-20 08:09

这几天调试通信数据总线，想用chipscope抓双向数据总线看看数据的变化，但在chipscope里面总是没有这个信号，各位都是怎么处理？

只看该作者 · 2011-8-20 17:18

在vhdl中，请高手指点下inout端口的使用方法

相关下载

相关帖子

技术奇才奖章

常驻人口

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

技术导师奖章

甘甜之泉水

以坛为家

技术新星奖章

精华达人奖章

湍急之河流

缘定三生

希望之星奖章