发新帖我要提问
返回列表
打印

去除高频芯片的数字引脚的干扰脉冲

[复制链接]
2389|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ytulin|  楼主 | 2011-8-15 10:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
引脚, 芯片, 脉冲, DDS, 磁珠
去除高频芯片的数字引脚的干扰脉冲
我使用FPGA控制一个高频的DDS（1GHZ），而且模拟和数字地有磁珠做了隔离，但是线路不够稳定，在DDS的掉电和复位引脚有干扰脉冲，导致DDS复位，我想问一下各位有什么方法可以消除这些干扰吗？
我想了2中方法：
1.在易干扰的引脚加电容去耦
2，在电源上加磁珠，防止串扰
不知道这样行不行？各位有什么好的建议没？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
acute1110| | 2011-8-15 13:21 | 只看该作者
回LZ
1，可以用强的上拉，或下拉，具体的R值自己根据电流计算。
2，你的这些接口还可以用Bead，或L +C 组成一个π型的滤波电路。

使用特权

评论回复 赏
板凳
yewuyi| | 2011-8-16 12:27 | 只看该作者
EMC是系统工程，而不是因为增加或者减少某个东西就一定不行或行！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ytulin
个人签名：好好学习，天天向上

18

主题

53

帖子

0

粉丝