去除高频芯片的数字引脚的干扰脉冲

发表于 2011-8-15 10:49

去除高频芯片的数字引脚的干扰脉冲
我使用FPGA控制一个高频的DDS（1GHZ），而且模拟和数字地有磁珠做了隔离，但是线路不够稳定，在DDS的掉电和复位引脚有干扰脉冲，导致DDS复位，我想问一下各位有什么方法可以消除这些干扰吗？
我想了2中方法：
1.在易干扰的引脚加电容去耦
2，在电源上加磁珠，防止串扰
不知道这样行不行？各位有什么好的建议没？

发表于 2011-8-19 09:38

自己顶一下

发表于 2011-8-19 13:16

这和布线有很大关系，其次注意芯片电源引脚上的去耦电容。

发表于 2011-8-21 21:50

在高频线路中加ESD保护，注意去耦电容位置和容值

发表于 2011-8-22 00:45

额

去除高频芯片的数字引脚的干扰脉冲

相关帖子

浏览过的版块

常驻人口

技术奇才奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

甘甜之泉水

以坛为家