[FPGA] 提高时钟频率后需要对设计做哪些改动?

[复制链接]
989|1
 楼主| 我看看 发表于 2018-9-16 20:10 | 显示全部楼层 |阅读模式
FPGA的时钟频率提高后,会对资源占用有影响吗?提高时钟频率后,需要对设计做出哪些改动?
zhangmangui 发表于 2018-9-16 20:39 | 显示全部楼层
只需对时钟约束一下就可以了吧      其他的交给编译器了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

19

主题

35

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部