数字电视中DSP技术的应用
目前实现DTV的核心技术是它的压缩编解码采用MPEG-2 ISO/IEC13818标准。MPEG-2涵盖了从标准清晰度(SDTV)到HDTV范围内的视频压缩业务，共制定了5类4级11种系统结构。
HDTV的接收实现主要体现在MPEG-2的TS流解复用、MPEG-2的解码与系统数据流的控制，目前的实现主要有两种途径：采用ASIC技术和采用高速通用DSP技术。
在DTV的ASIC实现技术中，其物理基础通常是双CPU结构，如Philips公司的PNX8500、PNX8300，其中一个是高速VLIW(超长指令字)核作为系统的信号处理，另一个是高速MIPS 3940核完成操作系统的控制运行。
在DSP领域，美国TI公司的DSP系列产品(占有世界市场75%的份额)，其主要的特点是高速(CPU可达到350MHz)、专用硬件乘法器和改进的哈佛结构、多处理器单元等。因此，DSP的这些内部结构和功能完全可以完成ASIC实现HDTV的VLIW core 和OS MIPS CPU core的全部功能。因此，高速DSP技术的发展为HDTV系统核心技术实现提供了灵活的物理基础，DSP的应用推动了整个电子信息领域及相关领域的发展研究，同时也有助于研究人员制订下一代DTV的标准。
HDTV接收机结构的实现模式，主要功能包括：MPEG-2视频解码器、MPEG-2(或AC-3)音频解码器、MPEG-2传输层解复用器、信道解调器、前向纠错处理器、图形硬件和外围设备等不同部分。这些功能的实现主要体现在DSP 所擅长的数字运算当中。其中，使用嵌入式DSP技术可以完成系统的控制功能。
DSP实现HDTV接收机的软件结构主要包括：
·硬件驱动层：各硬件模块的驱动程序和初始化；
·中心层：系统的操作系统，完成进程的创建和执行各进程间的通信等；
·命令解析层：解释应用程序和用户发出的命令；
·应用层：软件结构的具体应用模式，有E-mail、VOD、Internet接入等。
使用通用DSP芯片实现专用VLIW core和OS MIPS CPU Core的最大好处是系统运行功能完全可以由开发者通过软件开发平台自己定义，如在MPEG-2标准中根据具体实现情况可以通过软件修正DCT变换、运动估计、运动补偿以及对图象进行后置掩盖差分编码处理等。对多通道Audio信号使用修正的Dolby Pro Logic AC-3算法来改善传输性能等，但它的缺点是需要很强的DSP专业知识且开发周期可能较长。
DSP在DTV中主要用软件实现MPEG-2数据流的解码、处理和显示，也通过软件实现解扰、解复用和PID滤波等。主要功能描述如下：
·解复用/PID滤波；
·时序控制、码率缓冲控制以及存储控制；
·MPEG-2解码，Audio解码，图形处理。
使用高速的DVP(数字视频处理器)存储器总线和双PI总线连接片上的CPU和其它单元；使用PCI总线则可完成上网功能。
DSP软件可以通过汇编和C语言实现。核心处理算法需要汇编语言，而控制程序可以通过C语言实现。操作系统可以通过pSOS或Windows CE实现，最好使用pSOS平台。
由于ASIC实现系统中VLIW core的时钟频率通常为几十MHz～200MHz，而MIPS core的时钟频率也为几十MHz～150MHz；存储器速度为143MHz，容量要求16/32/64MB。所以，DSP可以考虑使用浮点处理器TMS320C40或双处理器结构的TMS320C5420。TMS320C40具有速度275MOPS和320Mbyte/s的吞吐量，6个DMA通道可以实现I/O操作与CPU的并行，并且具有16GB连续的程序/数据/外设地址空间，为系统设计带来最大的灵活性；而TMS320C5420是双CPU结构，且片上有32K DARAM和168K SARAM，同时它有1个16位的HPI接口，可以很方便地与PCI总线连接。
最近TI高性能的C6000系列DSP的出现与发展，进一步推动了DTV的全数字化接收、解调、音视频处理与控制。C6000内有8个并行的处理单元，采用VLIW结构。芯片最高时钟频率达到300MHz，指令集可以进行字节寻址以获得8位/16位/32位数据。C6000的存储器寻址空间为4GB，其中内部集成了1M～7Mb的SRAM。同时，TI公司推出了世界上第一个效率可达70%～80%的汇编语言级C编译器，以及实时在线性能分析与实时操作的CCS开发环境。C6000的这些配置无疑是我国研究界、工业界实现拥有自主知识产权的DTV不可缺少的工具，对DTV的实现必将产生深远的历史意义。
|
楼主
标题置顶
标题高亮
