发新帖我要提问
12
返回列表
打印

纠结于单稳态电路74HC123

[复制链接]
楼主: lijia2jj
手机看帖
扫描二维码
随时随地手机跟帖
21楼
lijia2jj|  楼主 | 2011-8-18 14:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览
本帖最后由 lijia2jj 于 2011-8-18 14:20 编辑

maychang版主 我把6楼的那个用mutilsim仿真了下，第一个波形图是输出，第二个是输入的信号，可是脉冲现在不是展宽，而是变窄了，请教一下这儿RC的设置与延时时间的关系是怎么个情况？多谢你的指导，看了你刚才的留言，才发现自己以前的数字电路都白学了，

121.png (12.94 KB )

121.png

使用特权

评论回复 赏
22楼
maychang| | 2011-8-18 14:42 | 只看该作者
21楼：



使用特权

评论回复 赏
23楼
lijia2jj|  楼主 | 2011-8-18 15:30 | 只看该作者
版主看了你那个图，感觉这个应该可以很好的解决“芯片输入端动作电平分散性相当大”的问题，后来我用了跟您一样的电路仿了下，后来把电容有修改了下，展宽的时间也相应改变，效果不错，只是觉得如你所说延时时间不够准。所以打算把这个方案和74HC123这两个做一下，看看实际测试的哪个比较准确。不知道有事么需要注意的呢？
多谢指导。

使用特权

评论回复 赏
24楼
yhn1973| | 2011-8-18 17:36 | 只看该作者
如果对精度有要求，不建议用单稳实现，要考虑误差和漂移

使用特权

评论回复 赏
25楼
lijia2jj|  楼主 | 2011-8-18 20:00 | 只看该作者
我这个是要求比较准确的延时12us，不知道单稳态在这方面的精度怎么样呢？还有事么更好的办法吗？

使用特权

评论回复 赏
26楼
dqyubsh| | 2011-8-18 21:13 | 只看该作者
如果避开模拟电路，用CPLD可以吧？在脉冲下降沿来临时，把周期是1us时钟累加12次，形成新的下降沿。

使用特权

评论回复 赏
27楼
cbstudy| | 2011-8-19 00:01 | 只看该作者
原来是在原来基础上加宽12us

使用特权

评论回复 赏
28楼
宋业科| | 2011-8-19 08:00 | 只看该作者
单稳电路本来有你要的啊。各种都有。

使用特权

评论回复 赏
29楼
lijia2jj|  楼主 | 2011-8-20 09:14 | 只看该作者
我是想避开CPLD，来搞个精确的硬件实现的

使用特权

评论回复 赏
30楼
maychang| | 2011-8-20 09:28 | 只看该作者
30楼：
一定要硬件实现，用74HC123比我22楼电路要准确，受温度变化影响也小。
实际上，你的这个要求，用一片单片机实现可能最好，修改延迟时间非常方便，准确到0.2us不成问题。

使用特权

评论回复 赏
12
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则