纠结于单稳态电路74HC123

登录 · 发表于 2011-8-18 14:10

本帖最后由 lijia2jj 于 2011-8-18 14:20 编辑

maychang版主我把6楼的那个用mutilsim仿真了下，第一个波形图是输出，第二个是输入的信号，可是脉冲现在不是展宽，而是变窄了，请教一下这儿RC的设置与延时时间的关系是怎么个情况？多谢你的指导，看了你刚才的留言，才发现自己以前的数字电路都白学了，

登录 · 发表于 2011-8-18 14:42

21楼：

发表于 2011-8-18 15:30

版主看了你那个图，感觉这个应该可以很好的解决“芯片输入端动作电平分散性相当大”的问题，后来我用了跟您一样的电路仿了下，后来把电容有修改了下，展宽的时间也相应改变，效果不错，只是觉得如你所说延时时间不够准。所以打算把这个方案和74HC123这两个做一下，看看实际测试的哪个比较准确。不知道有事么需要注意的呢？
多谢指导。

发表于 2011-8-18 17:36

如果对精度有要求，不建议用单稳实现，要考虑误差和漂移

发表于 2011-8-18 20:00

我这个是要求比较准确的延时12us，不知道单稳态在这方面的精度怎么样呢？还有事么更好的办法吗？

发表于 2011-8-18 21:13

如果避开模拟电路，用CPLD可以吧？在脉冲下降沿来临时，把周期是1us时钟累加12次，形成新的下降沿。

发表于 2011-8-19 00:01

原来是在原来基础上加宽12us

发表于 2011-8-19 08:00

单稳电路本来有你要的啊。各种都有。

发表于 2011-8-20 09:14

我是想避开CPLD，来搞个精确的硬件实现的

发表于 2011-8-20 09:28

30楼：
一定要硬件实现，用74HC123比我22楼电路要准确，受温度变化影响也小。
实际上，你的这个要求，用一片单片机实现可能最好，修改延迟时间非常方便，准确到0.2us不成问题。

纠结于单稳态电路74HC123

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

常驻人口

技术新星奖章

无冕之王奖章

奔腾之江水

十世金身

技术导师奖章

涓涓之细流

以坛为家

技术奇才奖章

精英会员奖章

坚毅之洋流

七世轮回

技术领袖奖章