FPGA乘法器

[复制链接]
2691|5
 楼主| 517650971 发表于 2011-8-17 17:25 | 显示全部楼层 |阅读模式
else if(i<5'd16&&i>5'd0) begin

if(breg[i-1]) yout_r<=areg+yout_r;

areg<=areg<<1;




else if(i > 5'd0 && i < 5'd16) begin

if(areg[i-1]) yout_r = {1'b0,yout[30:15]+breg,yout_r[14:1]};
//累加并移位

else yout_r <= yout_r>>1;
//移位不累加

end

else if(i == 5'd16 && areg[15]) yout_r[31:16] <= yout_r[31:16]+breg;
//累加不移位

end

这两种乘法器的计算方法哪种好啊?
XLDZZ 发表于 2011-8-17 20:22 | 显示全部楼层
不是有现成的乘法器吗???
干嘛自己写 难道你用的是cpld???
chwb 发表于 2011-8-18 11:26 | 显示全部楼层
可以用现成的乘法器!
 楼主| 517650971 发表于 2011-8-20 18:16 | 显示全部楼层
2# XLDZZ 现有乘法器是不是硬件自带的?
 楼主| 517650971 发表于 2011-8-20 18:16 | 显示全部楼层
3# chwb 现有乘法器是不是硬件自带的?
XLDZZ 发表于 2011-8-21 21:51 | 显示全部楼层
fpga
内部自带硬件乘法器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

40

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部