21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于状态机的输出
返回列表 发新帖我要提问

[matlab] 关于状态机的输出

[复制链接]
2735|5
 楼主| mobaimo 发表于 2011-8-19 13:46 | 显示全部楼层 |阅读模式
状态机, 管脚
最近在写状态机，不知道所有输出管脚是不是在每个状态都必须给他们赋值？请各位帮忙一下啊。
回复

收藏 举报

相关帖子
SuperX-man 发表于 2011-8-19 16:19 | 显示全部楼层
如果你状态机写的规范的 话,不用每个状态都赋值,会保留住的
在ISE的Language Templates中有状态机的模板.
回复

收藏 举报

 楼主| mobaimo 发表于 2011-8-19 17:04 | 显示全部楼层
嗯  我自己试验了一下，在输出的同时最好有个同步时钟，要不输出的信号不太稳定。
回复

收藏 举报

 楼主| mobaimo 发表于 2011-8-19 17:05 | 显示全部楼层
嗯  我自己试验了一下，在输出的同时最好有个同步时钟，要不输出的信号不太稳定。
回复

收藏 举报

AutoESL 发表于 2011-8-19 17:21 | 显示全部楼层
嗯,写规范一点就好了
回复

收藏 举报

avonhu 发表于 2011-8-24 21:28 | 显示全部楼层
2# SuperX-man
如果每个状态都对每个输出赋值的话，就综合成组合电路！
反之，如果部分输出不是每个状态都赋值的话，则会引入锁存器（占用寄存器资源）。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mobaimo

0

主题

36

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部