发新帖我要提问
返回列表
打印

一个简单的VerilogHDL程序仿真波形出错，求解！

[复制链接]
1692|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wang1987|  楼主 | 2011-8-19 16:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
程序仿真, VerilogHDL, RS, ST, TE
先上源代码：
    module counter4(clk,rst,out);input clk,rst;
output[3:0] out;
reg[3:0] out;
always @(posedge clk)
begin
if(rst) out<=0;
else
out <= out+1;
//out<=1;
end
endmodule
仿真的波形截图

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wang1987|  楼主 | 2011-8-19 16:55 | 只看该作者
[img][/img]

使用特权

评论回复 赏
板凳
wang1987|  楼主 | 2011-8-19 16:58 | 只看该作者
file:///C:/Documents%20and%20Settings/Administrator/%E6%A1%8C%E9%9D%A2/%E6%9C%AA%E5%91%BD%E5%90%8D.bmp

使用特权

评论回复 赏
地板
wang1987|  楼主 | 2011-8-19 16:59 | 只看该作者
[url]file:///C:/Documents%20and%20Settings/Administrator/%E6%A1%8C%E9%9D%A2/%E6%9C%AA%E5%91%BD%E5%90%8D.bmp[/url]

使用特权

评论回复 赏
5楼
wang1987|  楼主 | 2011-8-19 17:00 | 只看该作者
图我发不上去，在OUT变化时，有一段时间是不确定的状态，或是状态不对！

使用特权

评论回复 赏
6楼
viatuzi| | 2011-8-19 23:58 | 只看该作者
rst 低电平有效
always @(posedge clk or negedge rst)
begin
if(~rst)
       out<=4'b0;
else
       out <= out+4'b1;
end

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wang1987

17

主题

87

帖子

0

粉丝