|
PCI9052的局部总线设置为8位局部总线，采用地址数据非复用模式，PCI9052和TMS320VC5402的接口电路如图2所示[4,5]。此时，LBE1为LA1，LBE0为LA0。将PCI9052的LBE0接HPI的HBIL，用以区分第一字节和第二字节。PCI9052的LA17接TMS320VC5402的HCNTL1，LA16接HC-NTL0，以选择HPI寄存器。PCI9052的LAD[0：7]接TMS320VC5402的HD[7：0]。TMS320VC5402的HINT反向后接至PCI9052的LINT1，之所以反向是由于HINT低电平有效，而UNT1是高电平有效。PCI9052的LW／R反向后接至TMS320VC5402的HR／W，因为LW／R高电平表示写，低电平表示读；而HR／W高电平表示主机要读HPI，低电平表示主机要写HPI。PCI9052的CS0与CS1相或后连接至HCS，RD和WR分别连接到HDS1，HDS2。TMS320VC5402的LRDY通过一定的逻辑组合再加上一个D触发器与PCI9052的LRDY相连以实现PCI9052与HPI的同步。PCI9052局部时钟采用40MHz。其中CPLD选用EPM7128，使用MAX+PLUSⅡ进行设计。 |
楼主
标题置顶
标题高亮
