结合数字方法对ADC信噪的测试

      目前的实时信号处理机要求ADC尽量靠近视频､中频甚至射频，以获取尽可能多的目标信息｡因而，ADC的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ADC的性能测试变得十分重要｡

　　ADC静态测试的方法已研究多年，国际上已有标准的测试方法，但静态测试不能反映ADC的动态特性，因此有必要研究动态测试方法｡动态特性包括很多，如信噪比（SNR）､信号与噪声+失真之比（SINAD）､总谐波失真（THD）､无杂散动态范围（SFDR）､双音互调失真（TTIMD）等｡本文讨论了利用数字方法对ADC的信噪比进行测试，计算出有效位数，并通过测试证明了提高采样频率能改善SNR，相当于提高了ADC的有效位数｡在本系统中使用了AD9224，它是12bit､40MSPS､单5V供电的流水线型低功耗ADC｡

　　传统的动态测试方法是用高精度DAC来重建ADC输出信号，然后用模拟方法分析（如图1所示）｡但这样的测试方法复杂､精度低､能测试的指标有限｡国外从20世纪70年代起研究用数字信号处理技术对ADC进行动态测试，主要方法有正弦波拟合法､FFT法､直方图法等，而国内这方面的研究则刚刚起步｡

　　本文介绍的测试系统是利用作者开发的数字信号处理机中的DSP及其仿真系统来进行数据的采集､存储､处理及显示，从而构成可编程､数字化的ADC性能测试系统｡

　　在该信号处理机中，首先采用两路ADC进行I､Q正交采样;然后用DSP并行系统进行数据的FFT运算､求模以及恒虚警处理;最后将结果通过并口传给笔记本电脑进行显示｡实时信号处理机原理框图如图2所示｡其中，DSP芯片是ADSP21060，主频为40MHz｡它可以通过JTAG接口与PC机相连｡C机上运行DSP的在线仿真软件，能够实时地控制DSP的运行，并将处理结果以数据或图形的方式显示或存储起来｡

　　前面讲过，过去对ADC进行测试是用模拟方法（如图1），并且需要高性能的D/A转换器｡现在则利用计算机进行数字信号处理，可以实现数字化的测试｡现取处理机中的一路ADC搭建测试系统，如图3所示｡

　　在本测试系统中，使用信号发生器产生单频正弦信号，f=1.8625MHz｡采样频率fs由可编程逻辑器件（EPLD）产生，可产生的采样时钟频率为3.725MHz和7.45MHz两种，可对正弦信号进行整数倍采样（2倍和4倍）｡这里将正弦信号采样数据取为256个来进行处理｡

　　2.1 信噪比

　　对于理想的ADC来说，在奈奎斯特带宽内的噪声电压有效值可表示为q/根号12｡q表示最低位码的权值，即ADC的量化电压，该值与输入信号的幅度和频率无关｡对于一个满度的正弦波输入信号，理论上的信噪比（SNR）可表示为：

　　SNR=6.02N+1.76dB+10lg（fs/2B） （1）

　　式中，N是ADC的位数，fs是采样频率，B是模拟输入信号的带宽｡上式右边第三项表示增加采样频率（过采样）可提高信噪比｡

　　2.2 有效位数

　　实际上ADC的误差表现为静态及动态非线性误差，并且动态误差随输入信号压摆率的增加而变大｡因此实际测量的信噪比要比理论上的小一些｡计算有效位数（ENOB）可以从对方程（1）的N求解得到｡

　　ENOB（N）=6.02N+1.76dB+10lg（fs/2B） （2）

　　采用DET技术时，噪声既包括量化噪声，也包括采样过程中奈奎斯特带宽外的谐波与带宽内信号混迭产生的噪声｡另外，因为正弦信号容易产生和便于数学分析，所以在评估ADC的动态性能时，它是最常用的信号｡

　　FFT是从频域测试ADC信噪比的方法，步骤如下：

　　（1）用高精度正弦波输入被测ADC，正弦波频率f=1.8625MHz，采样频率分别为fs=3.725MHz和fs=7.45MHz？熏正弦波频率小于采样频率的一半，保证不会发生混叠｡用DSP顺序记录ADC输出数据｡

　　（2）接着用DSP进行FFT运算｡当数据记录不是包含整数个信号周期时，要加窗函数来抑制频谱泄漏｡可选择适当的窗函数，使信号能量集中在主瓣内，主瓣外能量可忽略｡

　　（3）根据FFT运算的结果，首先计算信号的有效值｡然后取基频和其两旁适当数目的采样值，求它们的平方和的平方根｡所需采样的数目由已知的ADC的分辨率决定｡其余的频率采样值的平方和的平方根作为噪声的有效值，它包括量化噪声､ADC的谐波噪声､超越噪声及FFT的舍入误差｡有了这两个有效值就能计算ADC的信噪比（SNR）：

　　SNR=20lg（Vs/Vn） （3）

　　其中，Vs表示信号电平的有效值，Vn表示噪声电平的有效值｡

　　（4）计算出信噪比后（噪声包括高次谐波失真､杂散波失真和宽带噪声），根据公式（2）即可计算出ADC的有效位数｡

　　利用上述测试系统和测试参数对ADC采样的数据进行FFT运算，并按上述算法进行计算，结果表明，在fs=2f时，SNR=67.6dB，根据公式（2）得出有效位数为：

　　ENOB（N）=［SNR（实际）-1.7dB-10lg（fs/2B）］/6.02

　　=（67.6-1.7）/6.02=10.95bit

　　在fs=4f时，采样频率提高一倍，SNR=70.3dB，提高了2.7dB左右｡理论上，采样率提高一倍时，由公式（1）得：

　　ΔSNR=10lg（fs′/2B）-10lg（fs/2B）=10lg2-10lg1=3dB

　即采样率提高一倍，信噪比提高3dB，相当于ADC有效位数提高半位｡可见实际测试数据结果跟理论值基本吻合｡以2倍速采样频率和4倍速采样频率采样后作FFT的结果如图4和图5所示｡

　　对于高速ADC来说，其动态特性格外重要，因而精确地测试ADC的动态指标成为非常有意义的工作｡对于实时信号处理机而言，ADC模块单元的大动态范围､高信噪比等显得尤为重要，这些性能将直接影响到后续的信号处理和检测｡因此利用实时信号处理机本身的硬件平台，通过软件编程来实现对ADC的测试是一种高效､高精度的方法｡