发新帖我要提问
返回列表
打印
[verilog]

对分频器ip核的不理解

[复制链接]
1864|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
呱呱年|  楼主 | 2018-10-21 18:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
ip核, 分频器, verilog, 奇数分频, verilo
Verilog传奇一书中有个分频器，是可以通过参数修改通吃偶数和奇数分频的，偶数还好理解，奇数实在看不太懂，大神帮忙看看，万分感谢

8B6`KJM5_TVSCH[RA}JQT3X.png (21.48 KB )

可能上次图片顺序有点乱了

可能上次图片顺序有点乱了

6LY3O@O7M~EET]C5V2JL)1A.png (19.8 KB )

通过修改DIV分频因子

通过修改DIV分频因子

(17.48 KB )

万分感谢

万分感谢

使用特权

评论回复 赏

相关帖子
沙发
zhangmangui| | 2018-10-21 21:13 | 只看该作者
我也学习一下     

使用特权

评论回复 赏
板凳
forrest11| | 2018-10-29 09:26 | 只看该作者
简单来说，就是平时用上升沿计数，对于奇数counter，到了奇数一半的时候，翻转clk一次；然后到div-1时候，再将clk翻转一次，也就是翻回来。
对于偶数counter,就不要翻转clk了。

使用特权

评论回复 赏
地板
xmar| | 2018-10-29 09:51 | 只看该作者
本帖最后由 xmar 于 2018-10-29 09:57 编辑

搞清楚任意分频的概念楼主问题就有答案。n分频就是输入n个时钟脉冲，分频输出1个脉冲。并不要求这个输出脉冲的占空比一定是50%。
当然，输入时钟脉冲的占空比也不一定要求是50%。
因此，楼主的Verilog分频器代码其实有点罗嗦，不够简洁。

使用特权

评论回复 赏
5楼
forrest11| | 2018-10-29 12:50 | 只看该作者
本帖最后由 forrest11 于 2018-10-29 12:54 编辑
xmar 发表于 2018-10-29 09:51
搞清楚任意分频的概念楼主问题就有答案。n分频就是输入n个时钟脉冲，分频输出1个脉冲。并不要求这个输出脉 ...

关键别人做的就是将近50%占空比的分配器。这里有一个默认，就是对于clk很多地方要求50%占空比，原因是高速设计经常要用到下降沿来提高IO带宽。
如果所谓的时钟要求不需要50%，一般会说“脉冲输入也可”。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

呱呱年

3

主题

7

帖子

1

粉丝