发新帖我要提问
返回列表
打印

请问高速ADC输出是否需要考虑阻抗匹配问题？

[复制链接]
2171|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
guorock|  楼主 | 2008-6-12 10:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ADC, 高速AD, 阻抗匹配, 时钟, PGA
采样时钟为80MHz，CMOS电平并行输出，后面接FPGA，ADC可输出80MHz的时钟，供FPGA接收数据，请问这个时钟如何与FPGA连接，中间要加什么东西吗？
谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
computer00| | 2008-6-12 10:42 | 只看该作者

可以考虑串联一个22欧姆的电阻。

使用特权

评论回复 赏
板凳
guorock|  楼主 | 2008-6-12 10:45 | 只看该作者

To圈圈：80MHz的时钟信号加个电阻就行了吗？

加电阻是为了减小瞬态电流，这样就减小了噪声。除此之外，是否需要考虑接收端的阻抗匹配？

使用特权

评论回复 赏
地板
computer00| | 2008-6-12 10:50 | 只看该作者

数字信号串个电阻就够了。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guorock

141

主题

169

帖子

1

粉丝