打印
[技术求助]

电路设计的疑问

[复制链接]
544|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Rospiers|  楼主 | 2018-10-23 21:01 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 Rospiers 于 2018-10-23 21:26 编辑

这个电路里为什么加两个2.7K的电阻,一直会产生功率浪费?它是哪个元件的 泄放电阻 吗? 还是为了保证什么器件最小工作电流设置的?

21ll1.png (52.78 KB )

21ll1.png

相关帖子

沙发
Lewisnx| | 2018-10-23 21:27 | 只看该作者
会不会是Q2关断提供电流回路用

使用特权

评论回复
板凳
CCompton| | 2018-10-23 21:38 | 只看该作者
Q1关闭时,电容对电阻放电?

使用特权

评论回复
地板
Richardd| | 2018-10-23 21:58 | 只看该作者
这个电源省略一部分,24V电源经还会转换为5V 3.3V给系统供电,实际测试了一下,断电后,有2.7k电阻和无2.7K电阻,电容放电的速度差不多。

使用特权

评论回复
5
Mattheww| | 2018-10-23 22:24 | 只看该作者
控制电容放电速度和放电电流大小的,防止直接放电对电容造成冲击

使用特权

评论回复
6
Erichk| | 2018-10-23 22:36 | 只看该作者
给Q1的S提供一个参考电位。不过这个电路设计的有不合理吧,Q1为NMOS的话,那么Vgs>Vth,假设Q2导通,那么Q1的G级电压得>24V

使用特权

评论回复
7
airwill| | 2018-10-24 07:08 | 只看该作者
嗯, 感觉是 C1~C4  的放电电阻

使用特权

评论回复
8
xyz549040622| | 2018-10-26 09:18 | 只看该作者
同意楼上的,应该是放电电阻。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

116

主题

377

帖子

0

粉丝