altium designer 18 层次原理图报错问题？

只看该作者 · 2018-10-29 17:12

altium designer 层次原理图编译过程报错

设置是层次原理图模式

报这种错和警告
Class Document Source Message Time Date No.

[Error] PID_SCH.SchDoc Compiler Duplicate Net Names Wire +5V 16:38:04 2018/10/29 1

Class Document Source Message Time Date No.

[Warning] PID_SCH.SchDoc Compiler Nets Wire +5V has multiple names (Net Label +5V,Net Label +5V,Net Label AVDD1,Net Label AVDD1,Net Label AVDD2,Net Label AVDD2,Sheet Entry U_AD-AD_AVDD+5V(Passive),Sheet Entry U_AD_POWER_1-AD_AVDD+5V(Passive),Sheet Entry U_AD_Single-ended_to_difference-AD_AVDD+5V(Passive)) 16:38:04 2018/10/29 17

两个不同原理图的使用同名net lable 会出现问题吗？
是不是每个原理图里面的netlable都要与其他的原理图里面的netlable不同名吗？
每个原理图里的netlable都是不需要与外部相连只在内部使用的。