74LS74的输入电平随CLK端变化啊？？？

只看该作者 · 2011-8-22 09:49

为什么我用89c52P3口的IO去控制74LS74的置位（10脚）、复位（13）、D端（12）。可是高电平控制不了啊。高电平好像会给信号的低电平拉低一样，我输入的是方波。VPP为4V的信号。如果这几个端口直接接电源高电平的话就不会给拉低。不会随信号变化 - -。我是用1HZ测得的。就算我直接在P3的这几个口接了1K的上拉也不起作用。想用三极管，可是这样能控制他的高电平，那怎么控制他的低电平啊？？

3万 · 2011-8-22 10:27

叙述太混乱。

“高电平好像会给信号的低电平拉低一样”
哪个引脚的高电平被哪个引脚的低电平拉低了？

"如果这几个端口直接接电源高电平的话就不会给拉低"
那当然。如果信号能够把电源拉低，这个信号实在是太强大，需要考虑对芯片引脚进行保护了。

“就算我直接在P3的这几个口接了1K的上拉也不起作用”
51系列单片机驱动TTL芯片，根本用不着接上拉电阻。TTL输入端悬空等于高电平。

只看该作者 · 2011-8-22 10:52

2# maychang

不好意思啊。没有说明白，是这样的，我用89c52单片机的三个IO口去控制74LS74的置位、复位、D端可是测得这三个IO口的电平都会随输入到74LS74的 CLK端的信号变化。在输入1HZ VPP为4V时我用万用表测得这三个IO口单片机控制不了，都随输入信号变化。其中置位端受影响最大。在输入6K信号时，用示波器测得置位端的电平频率就是输入信号的频率 - 。是什么原因啊？我刚刚在单独的面包板上搭的也是这样？单片机是用的伟福仿真器