打印
[Intel FPGA]

Intel FPGA+10系列概要

[复制链接]
1470|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
联科电子|  楼主 | 2018-11-15 22:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
10系列的FPGA是Altera最新一代的FPGA,其中Arria系列是Altera的中端系列,更注重性价比,Stratix系列是Altera高端定位的FPGA,具有更好的性能。Arria10系列的产品已经量产并且上市,
为了解决FPGA浮点运算的问题,Altera在其Arria10系列的产品中推出了业界第一款带浮点硬核的FPGA。相比于用逻辑资源和整形运算单元组合成的浮点运算软核,固化在FPGA内的硬核经过优化与定制,具有更强的性能。以Arria10GX1150这款FPGA为例,其内部具有1500个以上的浮点硬核,同系列FPGA最高浮点性能可以达到1.5TFLOPS。在Stratix10系列的FPGA中,DSP数量最多可达5000个以上。
在传统的FPGA中,时钟频率受限于关键路径,有限的资源导致的布线拥塞会使得信号在关键路径上的时延增加,从而降低了时钟频率。通过时序重排的方法理论上可以一定程度上解决时序问题,但是使用这种方法需要依赖额外的寄存器,但寄存器的数量是有限的且位置固定,这使得时序重排的方法只能发挥有限的作用。Stratix10 FPGA采用HyperFlex架构,在这种架构中,FPGA内部增加了大量的可旁路寄存器,在这些旁路寄存器的帮助下,时序重排方法可以最大程度地发挥作用,较少信号在关键路径上的延时,从而提高FPGA的时钟频率。在Stratix10的时钟频率相较于传统的FPGA可以提高2倍以上。结合5000+的浮点DSP,Stratix10的单精度浮点性能可达10TFLOPS。
由于FPGA片上存储资源很少,通常需要通过外挂DDR的方法解决存储资源不足的问题,在这种情况下,访问带宽往往成为瓶颈。Stratix10采用SiP技术,将HBM(High Bandwidth Memory)和FPGA封装到一起,在这种结构中,存储资源从片外到了封装内,从板内互联变成封装内互联,大幅度提高了FPGA访存的带宽,和传统的外挂DDR相比,Stratix10的访存带宽可以提高10倍。
工艺
Intel并购Altera后,Stratix10系列的FPGA将使用Intel 14nm的工艺。在14nm工艺中FPGA资源的密度更高,单位面积上集成的资源会更多。同时,作为IC界的老大,Intel的半导体工艺非常成熟,成熟的工艺也使得流片的良率提高,降低FPGA的成本。同时,Stratix10可以支持更低的供电电压,在Intel的工艺中FPGA的半导体参数也可以进一步调优,更低的电压和更优的参数会使Stratix10的功耗进一步降低。低成本和低功耗进一步增强了FPGA在计算的性能价格比方面的优势。
除了上述的特性之外,Altera还对未来FPGA的规划了智能特性。比如,传统的FPGA在下载和调试时依赖很多现场操作。而未来的FPGA会具有远程控制和调试的功能,便于对FPGA进行远程原理,增强了FPGA的可运维性。同时,FPGA将来还可以支持资源监控的功能,比如监控DDR带宽,cache miss等。
从此次Intel介绍的FPGA未来的技术路线上可以看出,Intel携手Altera投入了大量的资源,非常有针对性地对FPGA当前的弱点进行了弥补。Stratix10系列的FPGA非常值得我们期待。
Intel并购Altera后,另一大亮点是Intel将推出CPU+FPGA架构的硬件平台,本次大会Intel也为我们带来了该平台的最新介绍。该平台预计于2017年量产,届时,一片Skylake架构的Xeon CPU和一片Stratix10的FPGA将“合二为一”,在流片时就将两者集成在一起,彻底打破两者之间的界限,使FPGA获得高带宽、低延迟的数据通路,这使得FPGA能够更紧密地为CPU提供加速功能。在这种形态中,FPGA加速核不再作为外部设备,而是本身就成为了CPU的一部分,更够更友好地被CPU开发者利用,甚至在未来,CPU地开发者都不必“感知”到FPGA的存在就可以充分利用FPGA来加速自己的业务。


相关帖子

沙发
sdswsasx| | 2019-1-28 14:52 | 只看该作者
学习下,多了解点知识。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

39

帖子

1

粉丝