打印
[FPGA]

quartusii和modelsim联合仿真时,出现如下故障怎么办????...

[复制链接]
5117|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
沙发
chuzhaonan|  楼主 | 2018-11-23 16:05 | 只看该作者
vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc"  flow_led_vlg_tst
# vsim -gui "+altera" -l msim_transcript -do "flow_led_run_msim_rtl_verilog.do"
# Start time: 15:52:59 on Nov 23,2018
# ** Note: (vsim-3812) Design is being optimized...
#
# ** Fatal: Internal Error - vopt returned success but vsim could not find a design to simulate!. Please contact customer support for further assistance.
#
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./flow_led_run_msim_rtl_verilog.do PAUSED at line 40

使用特权

评论回复
板凳
xiaozh2| | 2018-11-27 15:23 | 只看该作者
请问你是怎么解决的

使用特权

评论回复
地板
chuzhaonan|  楼主 | 2018-11-28 10:20 | 只看该作者
xiaozh2 发表于 2018-11-27 15:23
请问你是怎么解决的

安装路径有空格,卸载重新安装,路径不能有中文或空格

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

57

主题

116

帖子

2

粉丝