发新帖我要提问
返回列表
打印

CLK时钟

[复制链接]
1826|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
legend_yuan|  楼主 | 2011-8-24 11:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, FPGA, PGA, ARM, average
arm配置FPGA有问题，整了好长时间，ARM给FPGA的CLK在空载的时候pp为0.5V，average为950mV。接上FPGA以后pp值为1.88V，average为450mV。
这个怎么解释，电平标准为1.8V
已被整的心力交瘁，谢谢先

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wangjun403| | 2011-8-24 14:30 | 只看该作者
峰峰值0.5，平均值都0.95，应该是CLK的低电平很高吧

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

legend_yuan

45

主题

303

帖子

0

粉丝