仿真过程中I/O管脚有上升电平造成的？

发表于 2018-12-6 16:26

P1.7使用上升沿触发中断。在仿真运行时，在外部还没有加上中断信号时，会进入一次中断。每次都是这样，是不是由于仿真过程中I/O管脚有上升电平造成的？

发表于 2018-12-6 16:30

接上拉电阻和下拉电阻也不能解决问题

发表于 2018-12-6 16:36

先清标志位？

发表于 2018-12-6 16:40

直接接地或者接高电平，看看还能进中断不？

发表于 2018-12-6 16:46

通过1K电阻上拉，还能进去呀，怪了

发表于 2018-12-6 16:49

是不是程序出问题了

发表于 2018-12-6 16:54

由于有一句P1IFG |= 0x00引起的，修改为P1IFG = 0x00就可以了。

发表于 2018-12-6 17:05

P1IFG |= 0x00与P1IFG = 0x00的区别是什么？

发表于 2018-12-6 17:08

P1IFG |= 0x0; 这一句什么用也没有啊，寄存器内容保持不变啊。

发表于 2018-12-6 17:13

是啊，P1IFG = 0x0; 将寄存器清零。

发表于 2018-12-6 17:16

是有区别的
|=是读改写
=直接赋值,是不会有读操作的

发表于 2018-12-6 17:19

这些操作如果针对RAM是没有实际区别的

发表于 2018-12-6 17:22

对，但针对SFR可能就不一样了

发表于 2018-12-6 17:27

具体的取决于SFR说明

发表于 2018-12-6 17:31

哦，我好想明白了，多谢啊