11111

只看该作者 · 2018-12-7 01:09

本帖最后由 xusonxi 于 2019-2-27 09:15 编辑

11111

1万 · 2018-12-7 08:08

不要直接并

2万 · 2018-12-7 08:23

CMOS输入不可以悬空，这是常识。
单个CMOS门，输入悬空，只是输出的上下管子都可能导通，但是导通电流不大，不会坏。
而2个门电路并联，输入悬空，二个输出可能一个高电平一个低电平，漏电流更大了。

只看该作者 · 2018-12-7 10:27

gx_huang 发表于 2018-12-7 08:23
CMOS输入不可以悬空，这是常识。
单个CMOS门，输入悬空，只是输出的上下管子都可能导通，但是导通电流不大 ...

谢谢

4万 · 2018-12-7 18:38

输入不可悬空，否则因制造的离散性，无法保证不同的门在输入悬空时的逻辑状态一致。一旦输入逻辑不同，输出就会出现相反的电平，其结果就相当于短路。
在输入端给一个静态逻辑偏置即可解决问题。