M480外部高速晶振的频率范围对于full speed USB的影响为何?

发表于 2018-12-10 22:02

因为外部晶振(HXT)有精准度规格,例如12M+/-100ppm的精度,而full speed USB device 与 host之间有各自的时钟,因此USB对于每个frame传输的规格误差要求为500ppm.

下图为USB2.0对于每个frame精准度的规格要求

我们没有特别规范晶振频率容许范围,因此以12M+/-100ppm的精准度,依以下计算,100ppm的晶振可以符合FS USB规格需求(PFM-M487开发板使用的晶振经度是+/-30ppm)

发表于 2018-12-10 22:03

考虑最终影响USB的误差有两个主要因素,一个是晶振误差,一个是PLL Jitter,

1. 晶振误差计算- 以100ppm的Crystal误差经过PLL再到USB,仍然是贡献出100ppm的误差不变

2. PLL Jitter误差 - 以M480估算,PLL的Jitter最大是250ps (RMS,附图一), Jitter到USB 12M经过16倍除频后 (PLL 192M(PLL)->12M(USB) = 16倍), 250ps/16 = 15.625ps (RMS),换算成peak-to-peak period jitter(by Equation1,SiTime,附图二) = 7.44*15.625 = 116.25ps, 以一个FS USB frame 1ms周期估算,贡献为116.25ps/1ms = 116.25ppm

3. USB误差 = 100ppm(晶振误差)+ 116.25ppm (PLL Jitter误差) = 226.25ppm < 500ppm (USB误差)

附图一:

附图二:

发表于 2018-12-10 22:03

功能: HXT , PLL , SPI , USB
关键词: USB Full speed, HXT, Crystal accuracy, PLL Jitter

发表于 2018-12-10 23:16

这个系列的性能非常好

发表于 2018-12-11 23:24

480还没用过，多谢分享。

发表于 2018-12-12 18:10

支持GUIde。

发表于 2018-12-17 18:58

用USB的好像都要使用PLL

[技术问答] M480外部高速晶振的频率范围对于full speed USB的影响为何?

相关帖子

浏览过的版块