发新帖我要提问
返回列表
打印
[FPGA]

AD7854

[复制链接]
5500|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lanzhi112|  楼主 | 2018-12-21 10:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
AD, verilog, 时序, 时序图, verilog程序
AD7854的Verilog程序，请问convst 和busy的关系是什么，看手册没看懂，时序图应该按哪个写

使用特权

评论回复 赏
评论
ayou123 2019-1-7 13:59 回复TA
额 

相关帖子
沙发
zhangmangui| | 2018-12-22 17:36 | 只看该作者
看使用CS 和RD读数据的时序吧    这种肯定要扫一遍datasheet了

使用特权

评论回复 赏
板凳
lanzhi112|  楼主 | 2018-12-25 14:26 | 只看该作者
AD7854  手册上写最高采样率为200ksps，请问这个采样率是可以变的吗？怎样控制？

使用特权

评论回复 赏
地板
lanzhi112|  楼主 | 2018-12-25 14:27 | 只看该作者
另外，实际做项目时，对AD采样芯片是否只编写一个状态机就可以了

使用特权

评论回复 赏
5楼
lanzhi112|  楼主 | 2018-12-25 16:33 | 只看该作者
AD7854_7854L.pdf (258.7 KB)

使用特权

评论回复 赏
6楼
lanzhi112|  楼主 | 2018-12-25 16:34 | 只看该作者
本帖最后由 lanzhi112 于 2019-10-18 11:01 编辑



是这么写吗

使用特权

评论回复 赏
7楼
lanzhi112|  楼主 | 2019-1-15 09:56 | 只看该作者
求助

使用特权

评论回复 赏
8楼
城南123| | 2021-7-6 21:59 | 只看该作者
busy信号是忙信号，busy信号为高电平，说明ADC在进行数据转换。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lanzhi112

28

主题

87

帖子

1

粉丝