发新帖我要提问
返回列表
打印
[matlab]

版主们请帮忙：如何解读xst综合报告

[复制链接]
2566|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
edacsoft|  楼主 | 2011-8-26 17:36 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
ST, dc, AC, 芯片, TE
如图：

请问红线行FDC的gate delay：0.308ns是指FDC要求的Tsu吗？
是不是该芯片最高也就支持1/0.308ns的频率了？

使用特权

评论回复 赏

相关帖子
沙发
SuperX-man| | 2011-8-27 10:31 | 只看该作者
能告诉下您用的是哪块芯片么?最高支持的频率在相关的pdf中有说明的.
您不用通过这个来推算最高支持频率,实际上因该比这个值低不少.最好还是查一下PDF.

使用特权

评论回复 赏
板凳
dan_xb| | 2011-8-28 12:17 | 只看该作者
为什么大家都觉得综合报告的时间很重要呢？
综合报告给出的只是估计值，这个完全不准的，你要在布局布线以后去看那里面的报告

使用特权

评论回复 赏
地板
AutoESL| | 2011-8-29 09:00 | 只看该作者
有同感，综合出来的报告有时候和布局布线之后的相差很多
而且有时候综合报告变好了，布局布线反而变差了。。。

使用特权

评论回复 赏
5楼
SuperX-man| | 2011-8-29 09:17 | 只看该作者
完全同意楼上两位.
Timing还是留到布局布线以后来分析比较好,XST就看看行为仿真就行了

使用特权

评论回复 赏
6楼
edacsoft|  楼主 | 2011-8-29 09:26 | 只看该作者
2# SuperX-man
用的是spartan3e，请问红线行FDC的gate delay：0.308ns是指FDC要求的Tsu吗？

使用特权

评论回复 赏
7楼
SuperX-man| | 2011-8-29 09:45 | 只看该作者
应该是FDC的D端口会有0.308ns延迟，应该包括了Tsu了

使用特权

评论回复 赏
8楼
wahahaabc| | 2011-8-30 21:19 | 只看该作者
完全同意3楼 4楼的看法，不过有时候综合的报告和布局布线以后的报告的最大运行频率相差很大，俺原来的一个设计，综合的报告18MHz左右，布局布线报告100MHz左右，俺有时候也觉得很纳闷

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

edacsoft

44

主题

246

帖子

0

粉丝