电源问题

只看该作者 · 2019-1-11 20:29

现在以ASIC、DSP、FPGA等组成的系统中芯片都是低功耗设计，供电部分也变得越来越复杂。不仅对不同电平值的电压精度、输出电流、纹波、冲击等要求十分严格，而且同一个芯片的不同电平的上电时序也有了要求。整个系统的电源设计都采用了美国德州仪器公司的电源器件。　　ADSP2183的供电相对比较简单，这里主要讨论FPGA的供电。手册规定，EP2S30F484的电源基本分为这几种：核心供电(Vccint)为1.2V；各个BANK的I/O口供电(Vccio)，锁相环数字供电(Vccpll_d)为1.2V，锁相环模拟供电(Vccpll_a)为1.2V。还有Vccpd为3.3V)，它是StratixII FPGA新定义的一个供电，其作用是为所有相关的3.3V/2.5V的配置输入缓冲器和JTAG相关引脚提供稳定可靠的供电。它要求从0～3.3V的抬升时间必须小于100ms，否则Stratix II FPAG将不能配置成功。
现在以ASIC、DSP、FPGA等组成的系统中芯片都是低功耗设计，供电部分也变得越来越复杂。不仅对不同电平值的电压精度、输出电流、纹波、冲击等要求十分严格，而且同一个芯片的不同电平的上电时序也有了要求。整个系统的电源设计都采用了美国德州仪器公司的电源器件。　　ADSP2183的供电相对比较简单，这里主要讨论FPGA的供电。手册规定，EP2S30F484的电源基本分为这几种：核心供电(Vccint)为1.2V；各个BANK的I/O口供电(Vccio)，锁相环数字供电(Vccpll_d)为1.2V，锁相环模拟供电(Vccpll_a)为1.2V。还有Vccpd为3.3V)，它是StratixII FPGA新定义的一个供电，其作用是为所有相关的3.3V/2.5V的配置输入缓冲器和JTAG相关引脚提供稳定可靠的供电。它要求从0～3.3V的抬升时间必须小于100ms，否则Stratix II FPAG将不能配置成功。

只看该作者 · 2019-1-11 20:30

直到其他电源达到设计的可靠状态，以确保配置过程的正确完成。

只看该作者 · 2019-1-11 20:34

其实在每种电源设计的时候，都加入了二极管反向保护和瞬态电压抑制器进行瞬间过冲保护。

只看该作者 · 2019-1-11 20:36

同一种电源的模拟和数字部分也用电感隔离开了，相应的模拟地层和数字地层之间也物理分隔开，在合适的位置点用Ferrite Bead(铁氧体磁珠)做了连接，最大程度的减小EMI。

只看该作者 · 2019-1-11 20:39

DSP电源设计包含很多内容，楼主应该只提了一部分

只看该作者 · 2019-1-11 20:41

是用DSP做电源吗？是不是有点大材小用了呢？

只看该作者 · 2019-1-11 20:45

模拟地和数字地之间0欧电阻隔开是惯例

只看该作者 · 2019-1-11 20:47

电源要稳定可靠，还要做好保护
模拟和数字部分用电感隔离开

只看该作者 · 2019-1-11 20:49

配置DSP+FPGA的时候一般都是配置多个。

只看该作者 · 2019-1-11 20:57

电源方面——对不同电平值的电压精度、输出电流、纹波、冲击等要求十分严格，而且同一个芯片的不同电平的上电时序也有了要求。

只看该作者 · 2019-1-11 21:00

很多电源芯片都有使能脚

只看该作者 · 2019-1-11 21:01

可以通过RC延时电路来实现不同的上电时序

只看该作者 · 2019-1-11 21:03

FPGA与普通芯片不同，他的除了主控供电、IO供电外还有各个分 bank 供电

只看该作者 · 2019-1-11 21:04

只要理解电路延时以及升压曲线

只看该作者 · 2019-1-11 21:06

多路供电要求一定的上电断电顺序

只看该作者 · 2019-1-11 21:07

可以用专为FPGA设计的电源芯片

只看该作者 · 2019-1-11 21:09

不仅可以实现上电的时序，下电也是有时序的

只看该作者 · 2019-1-11 21:11

怎么实现内部的电源上电呢？

只看该作者 · 2019-1-11 21:12

DSP和FPGA芯片手册分别有各自的上电顺序

1万 · 2019-2-2 12:06

一般的都可以满足要求