发新帖我要提问
返回列表
打印

D触发器的问题

[复制链接]
1473|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wangchuanwei|  楼主 | 2019-1-16 11:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
D触发器, 信号, 时序, 时钟, 电平
本帖最后由 tyw 于 2019-1-16 11:55 编辑

如图所示，图中第一个触发器D接第二个触发器的非Q端，这个时序图，整不明白啊，我的看法是：当第一个时钟信号高电平来的时候，第一个触发器的输出状态Q是不能判断的啊，因为D接在第二个触发器的非Q端。求大佬指点一下 这个图，是如何工作的？
https://zhidao.baidu.com/question/541593234.html?qq-pf-to=pcqq.c2c

111.jpg (155.21 KB )

111.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
tyw| | 2019-1-16 12:07 | 只看该作者

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
wangchuanwei + 3 赞一个!
板凳
wangchuanwei|  楼主 | 2019-1-16 12:33 | 只看该作者
tyw 发表于 2019-1-16 12:07

谢谢大佬，my bad

使用特权

评论回复 赏
地板
wangchuanwei|  楼主 | 2019-1-16 14:29 | 只看该作者
tyw 发表于 2019-1-16 12:07

大佬，按照这个说，pre得是低电平啊，这个清0，，图里面两个触发器的pre都是接的高电平

使用特权

评论回复 赏
5楼
tyw| | 2019-1-16 16:39 | 只看该作者
本帖最后由 tyw 于 2019-1-16 16:43 编辑
wangchuanwei 发表于 2019-1-16 14:29
大佬，按照这个说，pre得是低电平啊，这个清0，，图里面两个触发器的pre都是接的高电平 ...

pre="1",是置位端,那么一上电,Q="0"了.少累哈,前面误导了.哈哈

74LS74 中文资料.pdf (406.31 KB)



使用特权

评论回复 赏
6楼
wangchuanwei|  楼主 | 2019-1-18 09:31 | 只看该作者
tyw 发表于 2019-1-16 16:39
pre="1",是置位端,那么一上电,Q="0"了.少累哈,前面误导了.哈哈

大佬，按照这个我画他的时序图，卡住了，，U2B的非Q，接在U1A的D上，D是低电平，就是当脉冲来之后，U1A的Q的输出从高电平变为低电平，此时U2B的CLK变为低电平，看手册，CLK为低电平的时候，Q输出Q0，这个Q0是什么状态啊？能让U1A的Q变为高电平吗？  谢谢大佬

QQ图片20181130164036.jpg (271.77 KB )

QQ图片20181130164036.jpg

使用特权

评论回复 赏
7楼
tyw| | 2019-1-18 09:59 | 只看该作者
本帖最后由 tyw 于 2019-1-18 10:01 编辑
wangchuanwei 发表于 2019-1-18 09:31
大佬，按照这个我画他的时序图，卡住了，，U2B的非Q，接在U1A的D上，D是低电平，就是当脉冲来之后，U1A的 ...



74LS74.pdf (148.28 KB)

使用特权

评论回复 赏
8楼
wangchuanwei|  楼主 | 2019-1-18 10:06 | 只看该作者
tyw 发表于 2019-1-18 09:59

谢谢 坛主

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangchuanwei

8

主题

296

帖子

2

粉丝