脉冲置位复位电路求详解

只看该作者 · 2011-8-29 19:37

本帖最后由 t_and_t 于 2011-8-29 19:55 编辑

当CLOCK 为低时，上面的三极管导通，S/R为高
CLOCK 由低变高时，下面的三极管瞬间导通，C3通过其放电，产生负脉冲
CLOCK 为高时，两管都截止（对不对？），S/R为中间状态，为0（对不对？）
CLOCK由高变低时，上面的三极管瞬间导通，C3充电，产生正脉冲

以上仅为个人感觉，望指正

还有个问题，当我在C3 后串联一个电阻接地时，脉冲电压峰值只有几伏（感觉应该与电源电压相近，即18V），为什么会有这么大的压降？接负载与不接负载情况有什么不一样呢？

3万 · 2011-8-29 20:45

“当CLOCK 为低时，上面的三极管导通，S/R为高”
头一句就不对。

“CLOCK 由低变高时，下面的三极管瞬间导通，C3通过其放电，产生负脉冲”
“CLOCK由高变低时，上面的三极管瞬间导通，C3充电，产生正脉冲”
这两句算是对了一半。
C3必须有电阻接地或接电源正端，这样才能够构成充电放电回路，否则谈不到充放电。

只看该作者 · 2011-8-29 21:39

2# maychang

请教一下具体分析，我还是有些不懂

只看该作者 · 2011-8-29 21:49

没有负载？所以在负半周是没有电的，楼主可以把下面那个三极管接上负电压，去掉C3？或者C3接上负责测？:lol

只看该作者 · 2011-8-29 22:01

这样理解，当clock输出由高变低时，由于电容C1,C2两端电压不能突变，C1，C2相当于短路的。这样电源直接通过上面的三极管短接至clock输入，上面的三极管饱和导通。
一般而言，这种数字电平输入都是高阻的，因此可以认为与C3串接的电路输入电阻比较大，C3也相当于短路，因此，S/R输出为高电平。电源通过C3及输入电阻向C3充电，S/R的电平由16-20V 放电至0V.因此经过一段时间以后S/R的电平也降至0V，这个放电时间取决于C3以及输入电阻确立的时间常数。
而clock应该也有输出电阻，不然电源直接通过三极管BE极向C1充电，瞬间电流太大了，EMI效果不好，在电容比较大的情况下，可能会损坏器件。
这样每一种状态都可以分析了，
整个电路各个位置的波形取决于clock的频率，电容的大小以及clock输出电阻，S/R输入电阻的大小。
在CLOCK电平跳变以后，上下的三极管都会截止，这样S/R的输入实际上是一个高阻态了，所以应该要在S/R上加一个上拉或下拉电阻。

只看该作者 · 2011-8-30 08:26

5# virtualtryon

多谢 virtualtryon ，我懂了一些呢

脉冲置位复位电路 求详解

相关下载

相关帖子

技术奇才奖章

脉冲置位复位电路求详解