xilinx FPGA装载程序问题

登录 · 发表于 2019-1-24 09:58

想用MCU为FPGA装载程序，时序图在手册上看到了，现在有一点不明：通信时钟CCLK有一个标准的范围么？如果中途时钟暂停一段时间比如1ms，然后继续装载程序还能正确配置FPGA么？

发表于 2019-1-24 10:32

又仔细看了一下，貌似确实没有对时钟的要求

发表于 2019-1-24 10:38

〓◆ 白金手册系列专辑 6册 202M ◆〓
〓◆ FPGA设计相关专辑 6册 217M ◆〓 , 好东东哦
〓◆ Xilinx ise 9.x FPGA CPLD设计指南 387页 85.3M 清晰书签版 ◆〓
〓◆ CPLD／FPGA常用模块与综合系统设计实例高清书签 ◆〓
〓◆ 深入浅出玩转 FPGA 329页 30.5M 高清书签版 ◆〓

发表于 2019-1-24 14:02

没有。这个接口是静态时序。

xilinx FPGA装载程序问题

本帖子中包含更多资源

相关帖子

浏览过的版块

十世金身

终身成就奖章

坚毅之洋流

技术领袖奖章

荣誉元老奖章