[资料工具]

《Cortex-M0权威指南》之体系结构---异常和中断

[复制链接]
495|6
手机看帖
扫描二维码
随时随地手机跟帖
xujunyi3611|  楼主 | 2019-1-30 13:30 | 显示全部楼层 |阅读模式
  异常会引起程序控制的变化。在异常发生时,处理器停止当前的任务,转而执行异常处理程序,异常处理完成后,会继续执行刚才的任务。异常分为很多种,中断是其中之一。Cortex-M0处理器最多支持32个外部中断(IRQ)和一个不可屏蔽中断(NMI),中断事件的处理叫做中断服务程序(ISR),中断一般由片上的IO口的外部输入产生(边沿触发和电平触发)。
  Cortex-M0处理器上可用的中断数量不确定,由厂商决定,最多32个外部中断。如果系统的外设很多,由于中断数目有限,多个中断源可能使用同一个中断连接。
  除了IRQ和NMI,M0处理系还支持很多系统异常,它们主要用于操作系统和错误处理。

相关帖子

xujunyi3611|  楼主 | 2019-1-30 13:31 | 显示全部楼层
异常类型      异常编号        描述

Reset         1         上电复位或系统复位

NMI         2         不可屏蔽中断

Hard fault      3         用于错误处理,系统检测到错误后被激活

SVCall         11         请求管理调用,在执行SVC指令被激活,主要用作操作系统

PendSV       14         可挂起服务(系统)调用

SysTick       15         系统节拍定时器异常,一般在OS种用作周期系统节拍异常

IRQ0-IRQ31      16-47        中断,可来自于外部,也可来自片上外设

使用特权

评论回复
123ycli| | 2019-1-30 16:56 | 显示全部楼层
除了NMI,硬件错误和复位,其他所有异常的优先级都是可编程的,NMI和硬件错误的优先级是固定的,并且比其他异常的优先级高。

使用特权

评论回复
gejigeji521| | 2020-3-13 13:36 | 显示全部楼层
基本架构知识

使用特权

评论回复
734774645| | 2020-3-15 20:37 | 显示全部楼层
有这本书的PDF吗

使用特权

评论回复
kkzz| | 2020-4-1 21:28 | 显示全部楼层

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

60

主题

376

帖子

2

粉丝