0 map -timing这个选项对应着ISE13.2种哪个东东? - FPGA论坛-资源最丰富FPGA/CPLD学习论坛 - 21ic电子技术开发论坛
发新帖我要提问
返回列表
打印
[matlab]

map -timing这个选项对应着ISE13.2种哪个东东?

[复制链接]
1840|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-8-30 14:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
se, Timing, AN, IO, TE
本帖最后由 AutoESL 于 2011-9-30 13:47 编辑

–Leverage the Xilinx Mapper fanout reduction optimization


•Command line: map –timing –register_duplication


•Add RTL attribute to clock enable net “MAX_FANOUT =REDUCE”

没有找到-timing，是不是改名了？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wahahaabc| | 2011-8-30 21:12 | 只看该作者
1# AutoESL

AUTOESL兄最近用FPGA做什么 感觉AUTOESL兄最近一直很关心FANOUT

使用特权

评论回复 赏
板凳
AutoESL|  楼主 | 2011-9-1 13:45 | 只看该作者
做很多东西,各种各样的FIR filter,经常达不到500MHz,很多情况都是fanout比较大,route delay很大

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝