基于DSP的视频编码系统设计方案

只看该作者 · 2019-2-16 17:07

基于DSP的视频编码系统设计方案

摘要：本文在对现有的基于MPEG-4的视频编码系统进行比较后，提出了基于DSP的视频编码系统设计方案，详细介绍了该系统的组成结构，并对各模块所实现的功能做了划分。文中主要侧重于介绍该系统的硬件实现方案，对系统的电源模块、时钟模块以及复位模块等关键模块都重点介绍。此外，结合具体工程经验，还强调了该系统布局、布线特点等PCB设计技巧。
关键词: DSP 布线 PCB MPEG-4

1 前言
随着多媒体技术的发展，视频编码系统在监控领域的地位越来越重要。目前国内市场上的视频编码系统采用专门视频编码芯片实现，其价格高、性能一般、可扩展性差，因此研制并开发基于DSP的MPEG-4实时编码系统具有很大的实际意义。本文在硬件上实现了基于DSP芯片的实时编码系统平台，并在此平台基础上对DSP内部MPEG-4编码算法进行优化。

要进行远程监控，大量的视频数据需要通过网络进行传输，这就要求数据在传输之前进行压缩编码以减少数据量。从视频压缩编码技术来看，MPEG-4(Moving Pictures Experts Group)在录像存储容量、图像质量、网络传输等方面具有巨大的优势。首先，存储空间得到节省。在优势最明显的存储容量方面，采用MPEG-4的视音频全同步录像所需的硬盘空间约为相同图像质量的MPEG-1所需空间的1/10，此外，MPEG-4因能根据场景变化自动调整压缩方法，对静止图像、一般运动场景、剧烈活动场景均能保证图像质量不会劣化。其次，在录像清晰度方面，尽管MPEG-4瞄准的是低带宽上的音视频解决方案，但是它同样也适合CIF分辨率（352×288）或者更高清晰度（768×576，640×480）的视频压缩。并且，在网络传输方面，由于中国实际应用场合的网络环境还不能和国外相比，如何在如此低的带宽上传输视频，正是MPEG-4大显身手的地方。目前在低带宽上传输活动视频的另一个解决方案就是采用H.263标准，尽管H.263也有较高的压缩比，但是图像质量要差于MPEG-4。在纠错能力上，当网络进行传输有误码或丢包现象时，MPEG-4受到的影响很小，并且能够很快恢复。例如在误码达到1%时，MPEG-1已无法播放，而MPEG-4只会有轻微的边缘模糊。

2 基于DSP的MPEG-4编码器
在现有的视频编解码系统中，人们一般采用三种方式来实现压缩算法:其一是纯硬件方式；其二是基于PC机的软件方式；其三是基于DSP（Digital Signal Processor）的软件实现方式。其中基于PC机的软件方式是完全基于普通桌面PC机处理器，压缩速度受限，在实时性要求高的视频编解码系统中难以实现一些较为复杂的算法，从而造成图像质量差、时延大。而采用专用芯片设计的视频编码芯片，其往往又是价格高、性能有限、可扩展性差。而利用DSP的高速信号处理能力设计视频编码芯片往往能够取得比较好的效果，尤其是近几年通用DSP性能的不断提高，而价格的逐步降低，致使以DSP为核心加上适当的外围部件所形成的视频编码系统将成为主流。
由于MPEG-4的编码系统主要应用于下列场合：银行集中监控、证券集中监控、企业消防集中监控、市内交通和高速公路集中监控、小区和楼宇安防、医院安防和监控、远程教学、远程医疗、电视电话会议等。因此，本文所设计的MPEG-4编码系统主要需具备如下功能：
 4路模拟视频输入，4路模拟音频输入
 模拟视、音频信号的A/D变换，数据采样率可以编程设置
 编码后每路数据的实时硬盘存储
 画面合成，通过一个BNC模拟视频输出接口可以输出1路、4路图像画面，提供实时监看功能
 完备的备份方案，提供以太网口数据备份功能

图一：MPEG-4编码系统的模块框图

此模块框图包含了视频decoder和音频A/D模块、视音频压缩模块、嵌入式处理器模块、硬盘IDE接口模块、网络接口模块等模块。四路模拟的视音频信号通过摄像头进入视频decoder及音频A/D模块，产生四路的数字视频及数字音频信号，这些数字信号进入到DSP芯片中，经过该DSP芯片的MPEG-4编码，生成视频及音频的数字压缩信号，其中DSP选用TMS320DM642。这些信号由CPU控制通过PCI口传送到硬盘IDE接口模块，存储于硬盘，也可以通过网络接口模块传输到网络上。

3 硬件原理图设计
原理图设计是系统设计的基础，本文主要从系统电源设计、时钟设计、DSP模式设置这四个比较重要的方面展开描述。
编码板上一共有四种电源：3.3V，5V，1.4V，1.8V，其中1.8V用于视频A/D采样芯片,1.4V用于TMS320DM642芯片的内核电压。由于编码板上1.8V总功耗有1.5W，普通三端变电源方案已经不能满足实际电流要求，所以需要寻找更高电流流量的变电压方案。通过比较和实验，最终选用开关电源方案——采用RT9202变电压设计。RT9202是RICHTEK公司的直流电压转换器，输入电压是5V。1.4V的变电压方案和1.8V一样，只是在输出端的调配电阻阻值不同，出来的电压值就不同。

系统的时钟设计分成四个部分：

(1)视频A/D芯片输入时钟设计，视频A/D芯片需要14MHz的时钟输入，我们采用14M的晶振作为输入的时钟源。由于要供四路的A/D芯片时钟输入，如果把时钟直接分成四路，时钟驱动电流不够；所以我们在输入到A/D芯片前增加了一个时钟驱动芯片ICS551，产生四路的时钟输出。

(2)输入到TMS320DM642的视频信号的同步时钟设计，TMS320DM642的视频接口时钟信号应当由外部的视频解码芯片提供，这个接口时钟信号PCLK应当是27MHz。我们选择前端视频解码芯片时要选择能够提供这个时钟信号的产品，才能配合TMS320DM642的使用。

(3)TMS320DM642的CPU时钟设计， TMS320DM642用了一个50MHz的时钟去作为芯片的输入时钟。TMS320DM642内部有一个PLL模块，它能倍频输入的时钟。PLL倍频可以通过CLKMODE0和CLKMODE1管脚设置。表一是CLKMODE0和CLKMODE1管脚设置与TMS320DM642时钟倍频系数的关系表。在此我们选用了600Mhz的情况。

(4)TMS320DM642芯片的EMIF接口时钟输入设计，TMS320DM642芯片的EMIF接口用了一个外部的PLL设备来保证SDRAM工作在133Mhz的状态下。外部的PLL设备采用的是ICS512芯片。此芯片输入的时钟源为25Mhz的晶振，通过设置两个ICS512的S0和S1这两个输入管脚来决定EMIF的时钟频率。我们选择倍频系数是5.33。

系统的复位电路采用2级复位，第一级复位器件采用MAX704TCSA芯片，它是+5V供电的器件，完成系统的上电检测功能，使系统在上电后产生低电平复位输出；第二级复位由手动复位和看门狗复位组成。当有手动复位或看门狗复位时，会使MAX704TCSA产生一个复位输出，这个输出与CPU的JTAG口的硬件复位和软件复位相与后，产生整板级复位信号，再经74LC08与门芯片驱动输出四路输出的复位信号。

4 PCB设计技巧
PCB的设计过程技巧最多，工作量也是最大的。在MPEG-4编码板的设计中，难点体现在系统的布局设计、SDRAM的高速数据总线走线。
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此合理的布局是PCB成功的第一步。元件的布局要求均衡，疏密有序，排列整齐。在MPEG-4编码板上，布局可以划分成两个层次：(1)根据产品外观需要，合理摆放输入和输出接口。在编码板中，有四个视频和音频输入，输出包括一个以太网口，硬盘接口。根据用户对产品外观的要求，四个视频和音频输入摆放在板子的最左边缘，以太网口和硬盘输出放在板子的最右边缘。(2)确定主要器件的摆放位置，在确定好输入和输出接口的位置后，下一步就可以摆放主要的芯片。首先视频和音频的A/D芯片必须紧靠输入视/音频口，这样可以保证模拟信号走的最短。同时，在确定好A/D芯片位置的基础上，可以根据数据走线的情况分布其它的芯片。

5 总结
本文的创新点在于：从原理图设计和PCB设计两方面入手，提出了基于DSP的视频编码硬件模块的设计方案，其中原理图设计从系统电源设计、复位设计、时钟设计三方面展开描述；而PCB设计从系统的布局设计、SDRAM的高速数据总线走线等难度最大的两方面进行分析设计。该视频编码模块方案具备低成本、高清晰度、高纠错率等优点，可以广泛应用于工业监控、远程监视等领域。