FPGA日益“通用”化离不开目标设计平台

“珍惜传统、古建筑、古典文化和典雅的生活方式是有价值的，不过在科技的世界，固守过时的生产方法、旧的生产线、旧市场、管理者或工人的陈腐态度，则是一剂自杀的药方。”
勒阿恩 马克多爵士，新科学杂志，1982
我们身处变革的时代，这不仅体现在半导体产品日新月异，更体现在电子产品研发模式、思维、方法也在不断变化，“更低功耗、更短面市时间、更多功能、更低成本、更。。。。”这些来自终端消费者不断涌现的新需求正将ASIC逼向极限，毫无疑问，电子产业需要新的设计思路和方法学，FPGA，这个最初只用于胶合逻辑的配角正在悄然转变为电子设计的主角，一场新的设计变革正在酝酿，如何认识这场变革?你了解FPGA的最新发展动态吗?FPGA厂商如何推动这场变革?近日，电子创新网独家专访了赛灵思全球营销与业务拓展高级副总裁Vin Ratford，作为可编程领域的一名老兵，Ratford分享了它对FPGA的看法和赛灵思公司最新策略，在此，我们以问答形式刊出采访实录，以飨读者。
电子创新网：现今的FPGA开发和最初的FPGA已经有很大不同，赛灵思如何让工程师更方便地开发FPGA?
Vin Ratford：确实，现今的FPGA已经和过去的FPGA有很大不同，过去，FPGA只作为胶合逻辑使用，当时只有上千个查找表，大家知道如何配置就可以了，现在FPGA变得日益复杂和强大，对于我们FPGA厂商来说(不只是赛灵思公司)，最大的挑战是可编程性的管理，具体就是如何简化设计流程--和以前的开发相比，以前开发FPGA的工程师需要懂很多知识，例如RTL设计、HDL语言、嵌入式处理器、DSP、I/O、算法等，现在，我们要做的不是只让博士来开发FPGA，而是让很多不懂FPGA的人懂得开发和应用。如何实现这个目标?这就是我们提出的目标设计平台(TDP)的概念，就是我们先将FPGA系统开发中所需要的80%的基础工作完成(不只是配置)，而让客户投入主要精力去完成最后的差异化工作。
在提升FPGA易用性方面，我们的比照对象不是竞争对手，而是ASIC/ASSP厂商，例如TI、ST等，我们的目标是让客户在使用FPGA时和使用ASIC的体验类似，我们知道，FPGA的参考设计都是假设用户对FPGA有一定的认知基础，而标准器件则不一样，你可以不用对你要使用的DSP等器件架构有详细的了解就可以进行开发，我们的目标就是把FPGA器件变成和标准器件一样做到开盒即用。
电子创新网：如何去实现这样的易用性?
Vin Ratford：主要是软件方面的进行改进，例如在进行标准器件开发的时候，工程师只要懂C语言就可以进行应用的实现，在开发FPGA的时候，需要实现从C语言到门级语言的转换，我们的目标是让一个懂C语言熟悉标准器件例如DSP的工程师可以轻松地完成无障碍完成FPGA开发，我们在这方面正在做一些工作，年底会有一个发布，并以白皮书的形式来告知。
验证这个最好的办法就是用两个工程师，一个懂FPGA，一个懂DSP，他们在用我们的新工具的时候是否用自己熟悉的方法达到一样的结果。
电子创新网：在通用语言开发上，赛灵思需要设定特别的要求和格式吗?有无在开发更高级的语言?
Vin Ratford：纵观标准器件的开发，都是最初用低价语言开发然后逐渐走向高级，EDA业界也是这个趋势，会有越来越高级的语言，FPGA也一样，最早大家用HDL语言，现在可以用C语言、C++语言了，未来会有更高级的语言例如图形化语言来支持开发。以前很多算法需要用Matlab来验证然后才应用，现在就可以直接用Matlab来开发了。
我们的代码开发，不需要特别的编译器和格式，因为很多人在开发设计的时候不是完全从0开始，他们是从旧有的设计上开始的，而旧有的设计不需要改变代码的编写方式，所以，我们力求用通用的C编译器来支持开发，也让开发更简单。
电子创新网:这是否意味着FPGA日益变成“通用”器件了?
Vin Ratford：是的，近年来，FPGA在向嵌入式处理系统转变，变成可编程系统(SOPC)。目前，50%的FPGA系统中有嵌入式处理器，可以说，FPGA日益具备ASIC等标准器件的特征，而且，随着FPGA性价比的提升，FPGA的规模应用数量在增加――以前1万门的应用需要FPGA，现在可能提升到10万门规模，所以FPGA从“专用”变得越来越“通用”了，不过，我们还要解决几个问题，例如把用户的开发难度降到最低等。
电子创新网：目标设计平台推出后客户反响如何?赛灵思如何推进这个平台的发展?
Vin Ratford：目标设计平台概念推出后平台模式受到我们客户的热烈欢迎，我们认为客户需求的不仅仅是芯片本身，而是整个解决方案，以及如何用这些方案实现更复杂的应用。他们需要足够的IP、软件等支持。
要想目标设计平台获得成功，最关键就是合作伙伴，实际上，我此行的目的就是要参加9月16日举行的一个赛灵思生态系统合作高峰会，我们重要的生态系统合作伙伴都会参加这个会议，届时，我们会讨论如何加强生态系统建设，合作模式以及如何吸引更多合作伙伴加入我们生态系统等。
我们近期还发布了最新了高带宽Virtex-6 HXT FPGA系列，也兑现了我们年初的承诺――不断推进目标设计平台建设。

电子创新网：目前设计平台目前进行到第几级建设?什么时候完成目标设计平台?
　　Vin Ratford：从目前进展看进行到第3层建设，目前设计平台永远没有完工的期限，我们会不断更新和发展。
　　电子创新网：目标设计平台和其他公司提供的开发板、参考设计等设计服务有什么不同?
　　Vin Ratford：目标设计平台也包括开发板、参考设计等，但是我们提供的开发板、参考设计和其他公司提供的类似服务不同，我们提供的开发板、参考设计以及第三方IP都是要经过验证，给用户带来实际价值的服务，此外，我们还提供培训、文件等，一般的参考设计是一块块的，我们的目标设计平台是系统组成部分，是经过验证的，例如马达控制，我们的方案都是经过实际验证过的，此外还有一些转换工作，例如一些FPGA的架构都事先设定好，有些工程师熟悉C语言，对HDL语言不同，现在他就不用写HDL语言，我们可以做好转换，让用户使用过程简化。 下一步是提供kit让客户开发有价值的部分。
　　电子创新网：请介绍赛灵思在3G基础架构方面所提供的方案以及在LTE方面的进展?
　　Vin Ratford：我们一直为3G基础架构提供各种应用方案，我们提供业界最完整的3G
无线架构IP，目前很多IP都已经应用在3G基站上，我们也是最早在LTE方面进行研发投入的公司，这个工作始于5年前，当时LTE标准还没有诞生，在今年2月，赛灵思就发布完整的LTE前端设计方案(LTE DFE)包括：高度优化的数字上变频(DUC)、数字下变频(DDC)以及削峰(CFR)模块，从而共同构成一个完整的LTE射频子系统，这是业界第一款也是唯一一款完整LTE方案。
　　电子创新网：赛灵思和提供3G方案的那些ASSP厂商相比有哪些优势?
　　Vin Ratford：
　　与ASSP厂商相比，FPGA优势体现在灵活性、掩膜成本和性能上，在灵活性(这是客户需要的功能)上，因为标准的更新很快很多设计需要不断修改，掩膜成本方面，随着工艺尺寸的缩小，ASIC的成本急剧上升，ASIC需要考虑应用市场的规模，而这对FPGA来说不是问题，因为FPGA进行一次掩膜，却有2万个客户来分担掩膜成本。性能方面，FPGA最擅长并行处理，这是很多ASIC方案不具备的。