打印

555芯片产生的方波 一定会有压降吗

[复制链接]
1248|12
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Sh1ya|  楼主 | 2019-2-23 12:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
沙发
Sh1ya|  楼主 | 2019-2-23 12:48 | 只看该作者
波形发生电路

捕获.PNG (33.81 KB )

这是波形发生电路

这是波形发生电路

使用特权

评论回复
板凳
tyw| | 2019-2-23 13:07 | 只看该作者


输出用1k上拉.R3去掉,R6下拉去掉.

使用特权

评论回复
地板
ningling_21| | 2019-2-23 13:15 | 只看该作者

输出加上拉电阻,不用R3和下拉电阻R6

使用特权

评论回复
5
Sh1ya|  楼主 | 2019-2-23 13:18 | 只看该作者
tyw 发表于 2019-2-23 13:07
输出用1k上拉.R3去掉,R6下拉去掉.

上拉电阻 该怎么接

接了之后的方波能到5V吗

使用特权

评论回复
6
tyw| | 2019-2-23 13:30 | 只看该作者
本帖最后由 tyw 于 2019-2-23 13:57 编辑
Sh1ya 发表于 2019-2-23 13:18
上拉电阻 该怎么接

接了之后的方波能到5V吗

1k从out脚接5v.比5v低点.(扣除输出管导通压降)

使用特权

评论回复
7
Sh1ya|  楼主 | 2019-2-23 14:22 | 只看该作者
tyw 发表于 2019-2-23 13:30
1k从out脚接5v.比5v低点.(扣除输出管导通压降)

有0.3V的压降 是正常的吗?

使用特权

评论回复
8
tyw| | 2019-2-23 15:00 | 只看该作者
Sh1ya 发表于 2019-2-23 14:22
有0.3V的压降 是正常的吗?

正常

使用特权

评论回复
9
Sh1ya|  楼主 | 2019-2-23 16:44 | 只看该作者

好的谢谢

使用特权

评论回复
10
QuakeGod| | 2019-2-25 15:11 | 只看该作者
说的不一样,7脚是放电脚,不是输出,3脚才是输出。

使用特权

评论回复
11
tyw| | 2019-2-25 16:16 | 只看该作者
QuakeGod 发表于 2019-2-25 15:11
说的不一样,7脚是放电脚,不是输出,3脚才是输出。

3Q, 少累哈.确实搞错了,3脚是输出,不是o.c门,是图腾柱输出结构,输出高电压约低于电源电压1V—3V,输出电流可达200mA,因此可直接驱动继电器、发光二极管、指示灯等


使用特权

评论回复
12
coody| | 2019-2-25 22:19 | 只看该作者
看11楼T叔的贴图,就知道为什么有压降了。

使用特权

评论回复
13
xcvista| | 2019-2-26 12:26 | 只看该作者
这种压降是 TTL 图腾柱输出导致的,属于正常的逻辑电平范围。如果你不想看到这种压降,可以换用 CMOS 版 555,或者后接一片 74HCT1G04 TTL 输入 CMOS 输出反相器作信号放大。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3

主题

10

帖子

0

粉丝