关于GD芯片FT引脚连接5V的问题

只看该作者 · 2019-2-27 00:28

假如用GD芯片的 FT引脚功能设置成开漏输出模式然后外接上拉电阻到5V 输出驱动5V的门电路有没有问题输入的话一样利用FT引脚功能设置为浮空输入连接5V 上拉做为输入有没有问题

只看该作者 · 2019-2-27 07:12

本帖最后由 lvben5d 于 2019-2-27 07:16 编辑

[img]5V容限的IO口其实除了本身耐压轻松过5V，内部MOSFET上桥臂，有个反向二极管, 如果是推挽输出，比如串口的TX（需要配置为AF_PP），这个时候 5V上拉 + 电阻 + TX线 + 反向二极管到3.3V 这个时候电阻下端，拉不到5V，因为被二极管牵位了，我测试的GD32E103 TX大概高电平只有3.6V，不足以保持5V的逻辑（一般都是VCC*0.75为高逻辑）。当开漏输出的时候，由于这个反向二极管，导致你5V高电平拉不高。如果要拉到3.9V~4.0V，可以简单的在上拉电阻下面串联1个IN4148到IO口线。要完美到5V，直接在加个三极管或MOSFET (注意电平逻辑会反向）