发布时间:2019-03-01 19:24:18
截止时间:2019-03-31 19:24:18
项目周期:详谈
现居地址:北京市东城区东华门街道
项目描述:
需要用verilog实现LTE的下行同步功能，主要包括时间同步、频率同步、CP检测、FFT、SSS检测这几部分。参考论文在附件里，里面有这些模块的算法原理、设计框图和解释，只需要将其实现出来，只要代码即可，不需要做成硬件。另外还需要验证这个代码，实现一个基于SystemVerilog的验证平台，不过这个可以选择完成，第一个需求能做就可以联系我。
最终的要求就是能得到论文中图4-2的输出结果，电路资源占用和频率和论文中差不多，最好能够支持自定义的信号带宽。
如果有现成的LTE下行同步小区搜索方案那更好。
去竞标 |
楼主
标题置顶
标题高亮
