vivado 时序违规问题，有没有人遇到

登录 · 发表于 2019-3-6 18:07

请问第一个框图中到底是哪个信号扇出过大？

第二框中是在说复位有问题吗？

发表于 2019-3-7 09:58

帮你顶住啊！

发表于 2019-3-7 11:33

二九结狐六体发表于 2019-3-7 09:58
帮你顶住啊！

谢谢帮顶

发表于 2019-3-7 11:36

这个报告中还有个问题，我明明在工程中给的时钟是200mhz。requirement一栏一个是5才是，这里却写的1.7，算下来要588mhz了

发表于 2019-3-7 13:31

跨时钟域没约束吧

发表于 2019-3-7 13:58

ococ 发表于 2019-3-7 13:31
跨时钟域没约束吧

应该是没约束，在哪里约束呢？怎么约束呢？给个参考链接也行啊，谢谢啦

发表于 2019-3-7 14:52

ococ 发表于 2019-3-7 13:31
跨时钟域没约束吧

非常感谢，根据你的提醒我查了下跨时钟域约束，现在解决了！
https://blog.csdn.net/blackcater/article/details/58594553 这是我看的连接

发表于 2019-3-7 14:53

二九结狐六体发表于 2019-3-7 09:58
帮你顶住啊！

谢谢帮顶，问题已经解决！

发表于 2019-3-8 15:16

二九结狐六体发表于 2019-3-7 09:58
帮你顶住啊！

欢迎FPGA工程师加入全国FPGA微信技术群！扫描二维码即可入群！群里大牛多，技术氛围好！电子科大王海教授带队！请加群主微信号：A15274225158 备注方向和公司名称即可！

[FPGA] vivado 时序违规问题，有没有人遇到