阻值的选择原则有哪些

1万 · 2019-3-8 19:19

谁能说下上拉电阻

1万 · 2019-3-8 19:23

从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

1万 · 2019-3-8 19:26

从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

1万 · 2019-3-8 19:29

对于高速电路，过大的上拉电阻可能边沿变平缓。

1万 · 2019-3-8 19:33

那。。。一般选多大的呢

1万 · 2019-3-8 19:36

综合考虑，通常在1k到10k之间选取。

1万 · 2019-3-8 19:38

下拉电阻呢？

1万 · 2019-3-8 19:45

其实都差不多

1万 · 2019-3-8 19:48

对，驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2万 · 2019-3-8 19:52

下级电路的驱动需求。

1万 · 2019-3-8 19:56

对，同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

1万 · 2019-3-8 20:00

高低电平的设定。

1万 · 2019-3-8 20:03

不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。

1万 · 2019-3-8 20:06

嗯，以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

2万 · 2019-3-8 20:11

频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。

2万 · 2019-3-8 20:14

上拉电阻的设定应考虑电路在这方面的需求。

1万 · 2019-3-8 20:16

不同芯片是不一样的，还是看芯片的推荐吧

1万 · 2019-3-8 20:21

有公式的和芯片参数有关输入输出低电平高电平有关一般1kΩ--10kΩ

1万 · 2019-3-8 20:23

4.7K或者10K

1万 · 2019-3-8 20:26

一般选择1K-10K，通常选择，4.7k、5.1K，10K 等