21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › ZYNQMP PS DDR管教调整请教
返回列表 发新帖我要提问

ZYNQMP PS DDR管教调整请教

[复制链接]
1546|2
 楼主| zhangmangui 发表于 2019-3-10 22:36 | 显示全部楼层 |阅读模式
DDR, zynq, ps, ck, 开发板
请教一下：
ZYNQMP部分的DDR管教都有具体的定义，比如参考官方开发板时钟使用的是CK0，
设计中连接到了CK1，这个不知道在那儿可以调整，类是XDC这种约束。


回复

收藏 举报

相关帖子
零三翟邢止胃 发表于 2019-3-11 09:40 | 显示全部楼层
顶
回复

收藏 举报

 楼主| zhangmangui 发表于 2019-3-13 22:59 | 显示全部楼层
找了一圈解决办法   感觉还是不行   不知道怎么处理了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhangmangui
个人签名：欢迎进入【TI DSP 论坛】 & 【DSP 技术】           TI忠诚粉丝！

935

主题

26375

帖子

590

粉丝
快速回复 在线客服 返回列表 返回顶部
0