三极管导通是否因为漏电流导致？

登录 · 发表于 2019-3-14 16:49

论坛的大神们，小弟在分析电路时遇到一个问题，一直疑惑不解。问题如下：
该图是一个看门狗电路，测试时三极管T3一直处于饱和导通状态，在WDI处输入高电平时，WDI'处得到也近乎一个高电平，这是没问题的。但是在WDI处输入低电平，理论上三极管不导通，WDI'处的电平应该和芯片管脚的电平（1.56V）一致，实际测试时，WDI'处的电平为低。为什么会出现低电平呢，对此不解。

下图是看门狗芯片的WDI管脚说明

发表于 2019-3-15 08:57

大佬呢？？？？？？

发表于 2019-3-15 09:33

WDI口本身是高阻态。

发表于 2019-3-15 11:06

xygyszb 发表于 2019-3-15 09:33
WDI口本身是高阻态。

这和高阻态有什么样联系？还请指教下

发表于 2019-3-15 11:07

零三翟邢止胃发表于 2019-3-15 08:57
大佬呢？？？？？？

我也在等大神解答

发表于 2019-3-15 11:55

真诚欢迎电子行业的朋友们加入电子芯片交流群共同探讨 QQ群号 561558502

发表于 2019-3-15 12:58

发射极加下拉电阻

发表于 2019-3-15 15:39

“但是在WDI处输入低电平，理论上三极管不导通”--你的错误在这里。
NPN三极管，C和E对调的时候，也就是E电位比C电位高的时候，你以为它不导通，其实它仍然可以导通，只是它的放大倍数比较小。
所以在WDI处输入低电平，T3导通，把WDI`也拉低了。
从设计的角度来说，你犯了另一个错。就算T3如你所愿截止了，那WDI就是浮空状态。你怎么能让一个输入引脚浮空呢？

发表于 2019-3-17 16:44

9013

发表于 2019-3-20 09:23

太有才了！把电路图画成这样。

三极管导通是否因为漏电流导致？

本帖子中包含更多资源

相关帖子

评论

浏览过的版块

突出贡献奖章

沉静之湖泊

缘定三生

技术奇才奖章

七世轮回

湍急之河流

社区建设奖章

核心会员奖章

坚毅之洋流

十世金身

技术领袖奖章