中间必须延时

2万 · 2019-3-14 18:06

我在psos下书写了基于cypress的sl811驱动程序。
每次bulk写扇区，中间必须延时，这是为什么

1万 · 2019-3-14 18:10

这样不是白白浪费了带宽？？

2万 · 2019-3-14 18:15

不同的u盘延时不同，怎么处理好。

2万 · 2019-3-14 18:17

是为了你的U盘而延时，只要速度够快，可以取消。

2万 · 2019-3-14 18:20

是为了你的U盘而延时，只要速度够快，可以取消。

2万 · 2019-3-15 12:23

bulk传输过程中，我使用忽略同步帧SOF的命令，对一些u盘读写都是正常的，速度可以达到差不多100k bytes每秒

2万 · 2019-3-15 12:27

但是对一些u盘读是没有问题，但是写就不行，总是得不到命令状态CSW。这是什么原因。

2万 · 2019-3-15 12:30

U盘读写兼容性问题很严重

2万 · 2019-3-15 12:34

采用PING-PONG 方式好像不能太多的提高速度。几乎没什么大提高，这是为什么？

1万 · 2019-3-15 12:37

你提高了多少速度？呵呵

2万 · 2019-3-15 12:39

呵呵，闪人

2万 · 2019-3-15 12:42

原产品中有16个运放，加一个8位单片机，现想改用PSOC，不知选用何种PSOC芯片

2万 · 2019-3-15 12:45

你提供的信息太少了，你的 16个运放都是做什么用的。

2万 · 2019-3-15 12:49

PSoC 提供不了这么多运放啊

2万 · 2019-3-15 12:51

6个做放大3个做整流3个做比较6个做跟

2万 · 2019-3-15 12:54

PSOC中最多有多少个运放模块

2万 · 2019-3-15 12:57

没见过这么用的。

2万 · 2019-3-15 13:01

PSOC 单颗最多可以做8个运放，运放组件可以实现四个，PGA可以实现4个

2万 · 2019-3-15 13:04

请问CY8C27X43系列中数据手册说有12个Analog PSoC Blocks 是指什么意思。

1万 · 2019-3-15 13:07

要想使用PSoC替代，首先要将原来的原理摸透，同时充分了解PSoC的特点，发挥PSoC的优势，可简化原来的电路。实在不行，可外挂一个多运放的芯片估计也就足以了。完全照搬，一个没有这么多资源的芯片，另外，即便有，成本上也不合算。