感觉很有用
“Lz：最近也面试了很多FPGA工程师，没找到合适，我觉得很多人从开始的时候就误入歧途了，对新手学习FPGA设计我也说一点看法吧。我认为要从基础开始做，基础牢，才有成为高手的可能。
我觉得有以下几步必须要走：
第一步：学习了解FPGA结构，FPGA到底是什么东西，芯片里面有什么，不要开始就拿个开发板照着别人的东西去编程。很多开发板的程序写的很烂，我也做过一段时间的开发板设计，我觉得很大程度上，开发板在误人子弟。不过原厂提供的正品开发板，代码很优秀的，可以借鉴。只有了解了FPGA内部的结构才能明白为什么写Verilog和写C整体思路是不一样的。
第二步：掌握FPGA设计的流程。了解每一步在做什么，为什么要那么做。很多人都是不就是那几步吗，有什么奇怪的？呵呵，我想至少有一半以上的人不知道synthesize和traslate的区别吧。了解了FPGA的结构和设计流程才有可能知道怎么去优化设计，提高速度，减少资源，不要急躁，不要去在为选择什么语言和选择哪个公司的芯片上下功夫。语言只是一个表达的方式，重要的是你的思维，没有一个好的指导思想，语言用得再好，不过是个懂语言的人。
第三步：开始学习代码了。我建议要学代码的人都去Altera或Xilinx的网站上下原厂工程师的代码学习。不要一开始就走入误区。
个人愚见，欢迎大家讨论。
Sofa：加一点我的体会，template很重要。
能不能高效利用fpga资源，一是了解fpga结构，二是了解欲实现的逻辑功能和基本机构，三是使用正确的模板。
FPGA内部器件种类相对较单一，用好模板，你的逻辑才能被高效的综合成FPGA擅长表达的结构：）
板凳：顶一下
做fpga主要是要有电路的思想，作为初学者，往往对器件可能不是熟悉，那么应该对于数字电路的知识很熟悉吧，fpga中是由触发器和查找表以及互联线等基本结构组成的，其实在我们在代码里面能够看到的就是与非门以及触发器，不要把verilog和c语言等同起来，根本就是不同的东西，没有什么可比性，在写一句程序的时候应该想到出来的是一个什么样的电路，计数器
选择器
三态门等等，理解时序，逻辑是一拍一拍的东西，在设计初期想的不是很清楚的时候可以画画时序图，这样思路会更加的清晰，还有就是仿真很重要，不要写完程序就去往fpga中去加载，首先要仿真，尤其是对比较大型一点的程序，想像自己是在做asic，是没有二次机会的，所以一定要把仿真做好，还有很多新手对于语言的学习不知道选vhdl好还是verilog好，个人偏好verilog，当然不是说vhdl不好，反正写出来的都是电路，那当然就不要在语言的语法上面花太多的功夫了，verilog 言简意赅assign always case if else 掌握这些几乎可以写出90%的电路了，上面是我的一些愚见，希望对大家有所帮助
地板：始终记住一点，HDL是硬件描述语言，不是硬件设计语言。语言是描述你在纸上或者在大脑中已经设计好的硬件的，而不是一边写一边设计的。
屎坑：是的，
初学来讲，应该更多的思考结构本身。
不过这里面还有个问题，就是人脑的“底层复杂思维能力”总是很有限的。相对来讲“抽象思维”要更强。HDL的行为级描述也是朝着更有利于人脑思维方式的方向来前进。但是这时，综合器的综合算法，优化算法的性能就成为了新的问题。。。。。
比如在RTL级设计复杂状态机，基本是自虐式的任务。
从语法结构，推想电路结构。
从电路结构，总结语法结构。
两条腿，互相促进。一步一步就走起来了。
但不管怎么说，在现阶段，使用高层次的描述，还是应该在比较了解综合器之后再做。
否则越往后越痛苦。
我上周帮一朋友解决了一下他毕业设计中的一些问题。
功能性仿真可以，时序仿真总也不对。
他跟我讲了一下他的那个东西。然后我看了一下结构图，发现三条通路上缺少dff，时序错误。
由这里我想到一个事儿，就是设计和验证的时候，还是结构图更加清晰，应该尽量使用结构图。
不过这个说法有局限性，他做的是要实现函数逼近，结构就是一些运算器件。所以说如果做dsp类型的东西，结构图比较清晰。
如果做状态机，控制器一类的东西，可能还是需要更关注时序图，或者代码本身。
我后面如果有时间，大概要写一点关于modelsim仿真的东西。说一下在modelsim里他怎么做的时序仿真和逻辑仿真。把这个理解好了，应该有助于查找时序错误。这个网上好像还没有。
不过不保证按时完成啊。。。。”
|
楼主
标题置顶
标题高亮
