TI多核SoC架构的优越性

只看该作者 · 2011-9-6 16:05

多核SoC运行频率高达1.2GHz，引擎性能高达256GMACS和128GFLOPS，比TI同系列上一代DSP产品性能高出10倍，比竞争对手最新发布的DSP性能高5～6倍。

此外，该多核SoC每个DSP内核同时支持了定点和浮点处理功能，Ramesh Kumar 指出，“集成浮点处理功能对于基站、视频的算法，效率比定点处理高4～5倍，浮点处理对性能有大幅的提升。”对于客户而言，开发先进的浮点处理需要耗费大量的时间。许多工程师开发信号算法先使用浮点处理，经过测试验证之后通过定点化来优化程序。现在TI的多核SoC集成浮点和定点处理，工程师无需再将算法定点化，大约可以节省3个月的研发时间。

多核SoC不仅是核的简单堆砌，完备的系统才能充分发挥多核的作用。作为一个整体的系统，多核之间的互联也是非常重要的一部分。为此，TI祭出了五大利器完善多核SoC互联架构。首先，多核导航器，从硬件层次上把任务分发到各个内核内存上。其次为高速芯片级网络化交换架构，每秒可达2兆兆位的数据交互，可以保证主干网无阻塞。第三为多核共享内存控制器，可直接访问内核内存，避免读取数据造成时延，保证多核的性能。第四Hyperlink提供芯片级一个高速接口，以便芯片外扩展加速器，使整个SoC更强大。第五针对相应的应用有硬件加速的协处理器。

TI在推出高性能芯片的同时还推出了高效的支持工具。C6x编译器是在成熟的CCS编译器基础上增加了多核的支持，现有的客户可以充分利用多核性能。“让客户单次投资开发macro、pico、femto基站，并可以用C+、C++快速修改。”Ramesh Kumar表示软件的易用性也是TI多核SoC设计架构的优势之一。此外，Jump Start软件可以提供客户跳跃式的开发，而无需从零开始，该软件库涵盖了通信领域包括GSM-EDGE、WCDMA、HSPA、WiMAX以及LTE等，还囊括了语音、视频、编解码器等基本的标准算法。