发新帖我要提问
返回列表
打印

求助：用FPGA产生一个占空比为50%的二倍频电路

[复制链接]
2168|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ares81205|  楼主 | 2011-9-13 15:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 倍频电路, 时钟, hz, 锁相环
刚开始学习FPGA
现在想用40MHz时钟产生80MHz的时钟（不能使用锁相环）
分频很容易实现，但是倍频电路（占空比50%）似乎很不容易
卡在这个问题上面已经好久了啊~
现在怎么弄都只能产生占空比不为50%的倍频时钟~
好纠结啊:'( ~
希望能够获得各位大侠的指点~谢谢~

使用特权

评论回复 赏

相关帖子

沙发
sleepybear| | 2011-9-29 11:14 | 只看该作者
用片内时钟资源吧，比如PLL。纯逻辑做倍频，我不会。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ares81205

0

主题

3

帖子

1

粉丝