利用D触发器检测上升沿？

发表于 2011-9-13 20:57

今天面试，有一道题是让画出D触发器检测上升沿的电路图。有点不知所措啊。

发表于 2011-9-14 10:15

:L，完，我也不知道

发表于 2011-9-14 11:56

先复位Q=0,信号接时钟,D=1,来上升后,Q=1

发表于 2011-9-15 08:43

我也是这么答得，面试官说不对，但是他也没告诉我正确答案。
3# mr.king

发表于 2011-9-15 09:23

先复位Q=0,,D=1,来上升后,Q=1
mr.king 发表于 2011-9-14 11:56

信号不能接时钟，接reset

发表于 2011-9-15 09:44

版主的意思是：D触发器的数据输入端恒为高电平，异步高电平复位信号接到待检测的信号上，当检测到上升沿时，D触发器输出即为低电平，反之为高电平？不知道理解的对不对。
5# atua

发表于 2011-9-15 11:02

沿探测是逻辑设计最基本技能

可以稍微思考下沿的特征：t1时刻为H/L，t1+clk时刻为L/H

主要考察对时钟、时序、逻辑思维的基本理解

发表于 2011-9-15 11:04

受教了 7# yadog

发表于 2011-9-15 13:02

本身就有边沿触发的D触发器啊，还要画图是什么意思