发新帖我要提问
返回列表
打印
[FPGA]

FPGA数据丢失

[复制链接]
1419|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhulin|  楼主 | 2019-3-28 16:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, 信号, 内存, 时钟分频
我现在做的一个项目，是将输入图像信号1920X1200 60HZ存入内存再读出其中一部分（比如800x600）,以同样的帧频发出，输出的时钟是源端时钟分频后得到的，但实际测试时发现有丢帧或丢失数据现象，请问这是为什么

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2019-3-28 22:07 | 只看该作者
基于FPGA是吧    采集到的数据是存储在SDRAM中吗  还是使用的双口RAM
最简单的方法我觉得是双口RAM   一端存入  另一端取出
为了节省资源    采集到的视频流通过同步信号和计数   只将有用的部分存进来

使用特权

评论回复 赏
板凳
zhangmangui| | 2019-3-28 22:07 | 只看该作者
还是时序没有处理好     如果是RGB接口的还是比较好处理

使用特权

评论回复 赏
地板
liguangyu678| | 2019-4-2 08:28 | 只看该作者
zhangmangui 发表于 2019-3-28 22:07
还是时序没有处理好     如果是RGB接口的还是比较好处理

请问时钟同步那你是怎么做的啊？

使用特权

评论回复 赏
5楼
zhangmangui| | 2019-4-3 22:05 | 只看该作者
liguangyu678 发表于 2019-4-2 08:28
请问时钟同步那你是怎么做的啊？

中间加一级FIFO或双口RAM     确保数据的正确和同步  

使用特权

评论回复 赏
6楼
liguangyu678| | 2019-4-18 08:10 | 只看该作者
zhangmangui 发表于 2019-4-3 22:05
中间加一级FIFO或双口RAM     确保数据的正确和同步

但是这样的话，数据进的多，出的少，即便是乒乓也来不及处理吧？会写满的啊~

使用特权

评论回复 赏
7楼
zhangmangui| | 2019-4-18 22:30 | 只看该作者
liguangyu678 发表于 2019-4-18 08:10
但是这样的话，数据进的多，出的少，即便是乒乓也来不及处理吧？会写满的啊~ ...

按照最大的进重复覆盖     读其中的部分出来   

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝