发新帖我要提问
返回列表
打印
[VHDL]

如何实现10M到100M的倍频

[复制链接]
3097|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
balabalaa|  楼主 | 2011-9-16 16:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
倍频, DCM, virtex, Virtex-5, vi
在virtex-5中DCM的最低输入频率在32M，能实现10M到100M的倍频吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
tingtingma0109| | 2011-9-17 13:31 | 只看该作者
调用PLL或DCM来实现

使用特权

评论回复 赏
板凳
balabalaa|  楼主 | 2011-9-19 18:23 | 只看该作者
还是没在明白哦。能详细点吗？谢谢。

使用特权

评论回复 赏
地板
dan_xb| | 2011-9-20 12:42 | 只看该作者
仔细看Virtex-5的文档，V5里面有PLL也有DCM
在DCM工作在倍频模式的时候，最低输入频率是1MHz；工作在相移模式的时候，最低才是32MHz
PLL的最低输入频率是19MHz

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2011-9-21 20:40 | 只看该作者
http://115.com/file/aq3xaiwf#
Virtex-5用户手册(中文).pdf
通过上面网址下载需要资料。

使用特权

评论回复 赏
6楼
AutoESL| | 2011-9-22 09:26 | 只看该作者
文档上应该有说明可以生成哪些时钟频率范围.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

balabalaa

0

主题

172

帖子

1

粉丝