Chipscope信号无法找到的解决方案

发表于 2012-3-24 10:30

这个确实很实用，观察寄存器也行
reg [7:0] xx /* synthesis syn_keep = 1 */
这样，这个寄存器xx，就可以用Chipscope观察。

发表于 2012-3-25 11:48

跟着猴哥，
就是好　，　有肉吃　　　　　
学习

发表于 2012-4-12 18:50

mark

发表于 2012-7-18 10:14

猴哥，我用了一下你说的关于VHDL方法，貌似在Chipscope中还是找不到想要的信号~怎么办？ 1# GoldSunMonkey

发表于 2012-7-31 18:45

我得去试试了给力啊

发表于 2012-7-31 21:02

猴哥，我用了一下你说的关于VHDL方法，貌似在Chipscope中还是找不到想要的信号~怎么办？ 1# GoldSunMonkey
duthongbin 发表于 2012-7-18 10:14

不是每个信号都好用。
只能改善。不代表全部解决。

发表于 2012-7-31 21:03

我得去试试了给力啊
zy7598865 发表于 2012-7-31 18:45

哈哈

发表于 2013-1-25 14:05

/* synthesis syn_keep = 1 */
是什么意思啊新手不懂

发表于 2013-1-25 16:02

很受用啊，最近刚好遇到这个问题。。。

发表于 2013-1-26 08:50

终于知道Verilog怎么设置KEEP了。
这个特性是语言本身的语法吗？

发表于 2013-1-28 16:03

猴哥，我在Verilog中在module后面的端口声明中家了output status/*synthesis syn_keep=1*/,status还是看不着啊，status是状态机的状态，在case语句中用到的

发表于 2013-3-29 20:00

在Verilog中:
只需将需要监测的信号输出到port,然后加上约束就行.
例如:
output rx_sof_det_out /* synthesis syn_keep = 1 */;

请问lz这个约束是直接写在代码行还是写在用户约束文件中的？

发表于 2013-3-29 22:27

charlydady 发表于 2013-1-28 16:03
猴哥，我在Verilog中在module后面的端口声明中家了output status/*synthesis syn_keep=1*/,status还是看不 ...

不一定每次都能成功。如果不能成功，请例化chipscope使用

发表于 2013-3-29 22:31

猴哥牛人

发表于 2013-4-2 10:09

薇儿安蓝发表于 2013-1-25 14:05
/* synthesis syn_keep = 1 */
是什么意思啊新手不懂

这个在xilinx里称为综合约束.我可以再教一着,即在ISE项目工程中右击Synthesis-->process property-->将层次性设为,yes或者soft,这样与/*synthesis syn_keep = 1*/配合基本能抓到自己想要的信号

发表于 2013-4-2 10:28

我这个设置了，但有的信号还是抓取不到！猴哥有时间讲解一下，怎么例化chipscope使用，现在大多都是直接插入chipscope观察的

发表于 2013-10-17 17:30

GoldSunMonkey，这么眼熟，原来是从我百度空间找的东东，哎~~~时间啊

发表于 2014-3-24 11:27

学习了