71
890
8319
技术达人
使用特权
0
221
663
高级技术员
2
205
624
33
103
中级技术员
1
167
501
264
1万
实习生
猴哥,我用了一下你说的关于VHDL方法,貌似在Chipscope中还是找不到想要的信号~怎么办? 1# GoldSunMonkey duthongbin 发表于 2012-7-18 10:14
我得去试试了 给力啊 zy7598865 发表于 2012-7-31 18:45
131
459
资深技术员
14
56
176
95
5398
资深工程师
6
在Verilog中: 只需将需要监测的信号输出到port,然后加上约束就行. 例如: output rx_sof_det_out /* synthesis syn_keep = 1 */;
charlydady 发表于 2013-1-28 16:03 猴哥,我在Verilog中在module后面的端口声明中家了output status/*synthesis syn_keep=1*/,status还是看不 ...
427
4543
版主
70
211
薇儿安蓝 发表于 2013-1-25 14:05 /* synthesis syn_keep = 1 */ 是什么意思啊 新手不懂
16
98
294
3
172
13
345
1065
助理工程师
发表回复 本版积分规则 回帖后跳转到最后一页
发帖类勋章
时间类勋章
人才类勋章
等级类勋章
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号